本發(fā)明涉及一種驅(qū)動器方案，更特別地，涉及一種用于驅(qū)動傳輸線的驅(qū)動器電路。

背景技術(shù)：

線驅(qū)動器(linedriver)在電子電路中廣泛使用，以通過傳輸線(transmissionline)來傳輸信號。線驅(qū)動器的類型包括電壓模式驅(qū)動器和電流模式驅(qū)動器。

目前，線驅(qū)動器中使用的晶體管趨向于小型化，以便于在傳輸線上提供高數(shù)據(jù)速率的傳輸。然而，隨著晶體管尺寸的減小，晶體管所能承受的電壓應(yīng)力也減小，從而給線驅(qū)動器的設(shè)計提出了挑戰(zhàn)。因此，需要提出一種新穎的驅(qū)動器電路來提高線驅(qū)動器的設(shè)計靈活性。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明的目的之一在于提供一種驅(qū)動器電路，以解決上述問題。

根據(jù)本發(fā)明的一些實施例，提供了一種驅(qū)動器電路，該驅(qū)動器電路包括：具有第一控制端和第一輸出端的第一晶體管；具有第二控制端和第二輸出端的第二晶體管；具有第三輸出端的第三晶體管，所述第三輸出端耦接于所述第一輸出端；具有第四輸出端的第四晶體管，所述第四晶體管耦接于所述第二輸出端；連接到所述第一控制端的第一驅(qū)動級，所述第一驅(qū)動級包括具有第一速度的第一驅(qū)動器和具有比所述第一速度慢的第二速度的第二驅(qū)動器；以及連接到所述第二控制端的第二驅(qū)動級，所述第二驅(qū)動級包括具有第三速度的第三驅(qū)動器和具有比所述第三速度慢的第四速度的第四驅(qū)動器。

根據(jù)本發(fā)明的一些實施例，還提供了一種驅(qū)動器電路，該驅(qū)動器電路包括：具有控制端和第一輸出端的第一晶體管；具有第二輸出端的第二晶體管，所述第二輸出端耦接于所述第一輸出端；以及連接到所述控制端的驅(qū)動級，所述驅(qū)動級包括具有第一速度的第一驅(qū)動器和具有比所述第一速度慢的第二速度的第二驅(qū)動器。

上述技術(shù)方案提供了一種新穎的驅(qū)動器電路的架構(gòu)，該驅(qū)動器電路包括驅(qū)動級，其中，驅(qū)動級中包括具有較快速度的驅(qū)動器和較慢速度的驅(qū)動器，從而，可以根據(jù)實際需求提高驅(qū)動器電路的設(shè)計靈活性。

本領(lǐng)域技術(shù)人員在閱讀附圖所示優(yōu)選實施例的下述詳細描述之后，可以毫無疑義地理解本發(fā)明的這些目的及其它目的。

附圖說明

圖1示出了一種線驅(qū)動器的電路示意圖；

圖2是根據(jù)一些實施例示出的一種線驅(qū)動器的電路示意圖；

圖3a是根據(jù)一些實施例示出的一種示例性的輸入信號的圖；

圖3b是根據(jù)一些實施例示出的在圖2的線驅(qū)動器的節(jié)點a上所提供的電壓的一種示例性波形圖；

圖3c是根據(jù)一些實施例示出的在圖2的線驅(qū)動器的節(jié)點b上所提供的電壓的一種示例性波形圖；

圖3d是根據(jù)一些實施例示出的在圖2的線驅(qū)動器的節(jié)點c上所提供的電壓的一種示例性波形圖；

圖4a和圖4b是根據(jù)一些實施例示出的具有不同的柵極電介質(zhì)厚度的示例性晶體管的示意圖；

圖5是根據(jù)一些實施例示出的一種示例性的鎖存電路的電路圖；

圖6是根據(jù)一些實施例示出的一種示例性的數(shù)字至模擬轉(zhuǎn)換器(digital-to-analogconverter，dac)的方框圖。

具體實施方式

以下描述為本發(fā)明實施的較佳實施例，其僅用來例舉闡釋本發(fā)明的技術(shù)特征，而并非用來限制本發(fā)明的范疇。在通篇說明書及權(quán)利要求書當中使用了某些詞匯來指稱特定的元件，所屬領(lǐng)域技術(shù)人員應(yīng)當理解，制造商可能會使用不同的名稱來稱呼同樣的元件。因此，本說明書及權(quán)利要求書并不以名稱的差異作為區(qū)別元件的方式，而是以元件在功能上的差異作為區(qū)別的基準。本發(fā)明中使用的術(shù)語“元件”、“系統(tǒng)”和“裝置”可以是與計算機相關(guān)的實體，其中，該計算機可以是硬件、軟件、或硬件和軟件的結(jié)合。在以下描述和權(quán)利要求書當中所提及的術(shù)語“包含”和“包括”為開放式用語，故應(yīng)解釋成“包含，但不限定于…”的意思。此外，術(shù)語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接于另一裝置，則代表該裝置可直接電氣連接于該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。

其中，除非另有指示，各附圖的不同附圖中對應(yīng)的數(shù)字和符號通常涉及相應(yīng)的部分。所繪制的附圖清楚地說明了實施例的相關(guān)部分且并不一定是按比例繪制。

電壓模式驅(qū)動器相較于一些其它類型的線驅(qū)動器具有功率消耗更少的優(yōu)點。因此，電壓模式驅(qū)動用于在各種應(yīng)用中驅(qū)動傳輸線。然而，隨著集成晶體管的尺寸的減小(例如，在較小的晶體管制造“節(jié)點”上)，對電壓模式驅(qū)動器的設(shè)計提出了挑戰(zhàn)。特別地，較小的晶體管很難承受用以驅(qū)動傳輸線上所要求的電壓所需要的電壓應(yīng)力。若將大于晶體管被設(shè)計的所能夠承受的一電壓施加到該晶體管，則會存在損壞該晶體管和/或?qū)е虏豢山邮艿母呗╇娏鞯娘L(fēng)險。然而，較小的制造節(jié)點提供了在較高數(shù)據(jù)速率上驅(qū)動電子電路的機會。因此，隨著對帶寬需求的增加，電子電路的設(shè)計更趨向于使用較小的制造節(jié)點。

本發(fā)明提供一種新穎的驅(qū)動器電路，用于驅(qū)動傳輸線，如電纜或印刷電路板上的金屬跡線。該驅(qū)動器電路可以提高設(shè)計靈活性，不會受限于晶體管的尺寸大小所帶來的限制。例如，該驅(qū)動器電路可被配置為利用比晶體管對于給定的制造節(jié)點所能承受的最大電壓要大的電壓來驅(qū)動傳輸線，從而，可根據(jù)實際需求滿足利用小制造節(jié)點制造出的晶體管的要求，為高數(shù)據(jù)速率的傳輸提供便利。該驅(qū)動器電路可被配置為接收大于制造商所規(guī)定的供給電壓。該驅(qū)動器電路利用快控制路徑和慢控制路徑，由快控制路徑和慢控制路徑提供的信號被組合，以將輸入信號調(diào)整到不會引起過大電壓應(yīng)力到晶體管的電平，換言之，即使供給電壓大于制造商所規(guī)定的最大電壓，但施加到晶體管的電平仍然可以處于晶體管能夠承受的電平范圍內(nèi)。由于本發(fā)明提供的驅(qū)動器電路不受晶體管的限制，因此，可以實現(xiàn)高數(shù)據(jù)速率的傳輸。此外，該驅(qū)動器電路可用來提供數(shù)字至模擬轉(zhuǎn)換。

圖1示出了一種線驅(qū)動器100的示例，在該示例中，線驅(qū)動器100為電壓模式驅(qū)動器。電壓模式驅(qū)動器100包括晶體管m1、m2、m3和m4，以及四個電阻r。電阻rout表示被電壓模式驅(qū)動器100驅(qū)動的傳輸線的阻抗。用來驅(qū)動通過傳輸線的信號的電壓通常是由標準規(guī)定的。根據(jù)標準所規(guī)定的傳輸線電壓電平在此處將被稱為“線電平(linelevel)”。作為一種示例，標準可規(guī)定峰間值(peak-to-peak)為1v(1vpp)的線電平。為了供給1vpp的線電平，電壓模式驅(qū)動器100需要具有在電阻rout兩端產(chǎn)生1v電壓的能力。這樣，電壓模式驅(qū)動器100的供給電壓需要為1v以上。然而，制造節(jié)點在尺寸上越來越小，小到晶體管不能承受1v的供給電壓的地步。作為一種示例，制造商可規(guī)定能夠被供給到利用16納米(nm)制造節(jié)點制造出的晶體管的最大電壓為1.05v。作為另一種示例，制造商可規(guī)定能夠被供給到利用7納米制造節(jié)點制造出的晶體管的最大電壓為0.75v。而提供高于制造商所規(guī)定的該最大電壓的一電壓到該晶體管(例如，跨接在金屬氧化物半導(dǎo)體場效應(yīng)晶體管(metal-oxide-semiconductorfieldeffecttransistor，mosfet)的柵極和源極之間)存在導(dǎo)致?lián)p壞晶體管和/或高漏電流的風(fēng)險。由于降低電壓模式驅(qū)動器100的供給電壓則不能夠驅(qū)動1vpp的信號，因此，降低供給電壓不是可接受的解決方案。

圖1示出了將0.75v的供給電壓施加到電壓模式驅(qū)動器100的示例。在此示例中，電阻r的電阻值可為50ω，以及，rout可具有100ω的阻抗。晶體管m1和m2是pmos晶體管，以及，晶體管m3和m4是nmos晶體管。每個晶體管的漏極通過電阻r耦接于rout的一端，如圖1所示，晶體管m1和m3的漏極通過不同的電阻r耦接于rout的其中一端，而晶體管m2和m4的漏極通過不同的電阻r耦接于rout的另一端。晶體管m1和m2的源極耦接于0.75v的供給電壓，其中，該供給電壓等于制造商所規(guī)定的最大供給電壓，以及，晶體管m3和m4的源極接地。若晶體管m1和m3的柵極被零電壓驅(qū)動，以及，晶體管m2及m4的柵極被0.75v的電壓驅(qū)動，則出現(xiàn)在rout的兩個端子上的電壓分別等于0.5625v和0.1875v。在這種情形中，rout的兩個端子上的電壓差為0.5625v-0.1875v＝0.375v。在驅(qū)動相反極性的信號的情形中，跨接在rout的兩個端子間的電壓分別等于0.1875v和0.5625v。在這種情形中，rout的兩個端子上的電壓差為0.1875v-0.5625v＝-0.375v?？梢姡瑀out兩端的電壓差在-0.375v和0.375v之間切換，從而，rout兩端表現(xiàn)出0.75vpp，即峰間值為0.75v。

本發(fā)明公開一種電路及相關(guān)的技術(shù)，該電路及相關(guān)的技術(shù)能夠供給期望的線電平且將(多個)晶體管的電壓保持在該(多個)晶體管的電壓極限(voltagelimit)內(nèi)。在一些實施例中，供給電壓可以超過該(多個)晶體管的電壓極限。為了允許該(多個)晶體管承受該供給電壓，通過并行控制路徑(例如，快控制路徑和慢控制路徑)將控制信號施加到晶體管的控制端，其中，該控制信號是該并行控制路徑以不同的速度響應(yīng)輸入信號得到的。并行控制路徑中允許晶體管承受的該供給電壓的方式將參照圖2進行說明。

圖2是根據(jù)一些實施例示出的具有不同的速度的并行控制路徑的線驅(qū)動器200的方框圖。線驅(qū)動器200可包括晶體管m1、m2、m3和m4，電阻r1、r2、r3和r4，驅(qū)動器d1、d2、d1’、d2’，d3和d4，以及，電容c1和c2。驅(qū)動器d1’作為慢控制路徑210，以及，驅(qū)動器d1和電容c1作為快控制路徑211。在一些實施例中，晶體管m1和m2是p溝道金屬氧化物半導(dǎo)體(p-channelmetaloxidesemiconductor，pmos)晶體管，m3和m4是n溝道金屬氧化半導(dǎo)體(n-channelmetaloxidesemiconductor，nmos)晶體管。然而，本發(fā)明并不限于金屬氧化物半導(dǎo)體(metaloxidesemiconductor，mos)晶體管，以及，可以使用任何其它合適類型的晶體管，包括雙極結(jié)型晶體管(bipolarjunctiontransistor，bjt)、異質(zhì)結(jié)雙極型晶體管(heterojunctionbipolartransistor，hbt)、結(jié)型場效應(yīng)晶體管(junctionfieldeffecttransistor，jfet)等。在本發(fā)明實施例中，線驅(qū)動器200的晶體管可以是利用任何合適大小的制造節(jié)點制造出來的，如該制造節(jié)點可小于或等于45納米、小于或等于32納米、小于或等于22納米、小于或等于16納米、小于或等于14納米、小于或等于10納米、小于或等于7納米，或者，小于或等于5納米等，具體地，本發(fā)明不做任何限制。

晶體管m3和m4耦接于供給電壓vll，例如，通過各自的源極端子耦接于供給電壓vll；而晶體管m1和m2耦接于供給電壓vhh，例如，通過各自的源極端子耦接于供給電壓vhh。在一些實施例中，晶體管m1的漏極通過電阻r1耦接于輸出端voutp，以及，晶體管m3的漏極通過電阻r3耦接于輸出端voutp。在一些實施例中，晶體管m2的漏極通過電阻r2耦接于voutn輸出端voutn，以及，晶體管m4的漏極通過電阻r4耦接于輸出端voutn。輸出端voutp和voutn耦接于傳輸線的各自的導(dǎo)體(conductor)，例如，輸出端voutp耦接于傳輸線的第一輸入端，以及，輸出端voutn耦接于傳輸線的第二輸入端。被線驅(qū)動器200驅(qū)動的傳輸線的示例可以包括，但不限于，雙軸線纜(twinaxcable)的電線，或設(shè)置在印刷電路板上的一對金屬跡線(metaltrace)。在一些實施例中，傳輸線可以表現(xiàn)出等于50ω、75ω、80ω或100ω的阻抗。然而，表現(xiàn)出任何其它合適的電阻值的傳輸線也可以耦接于線驅(qū)動器200，具體地，本發(fā)明實施例對此不做任何限制。應(yīng)當說明的是，本發(fā)明提供的線驅(qū)動器可應(yīng)用于單端電路，具體地，本發(fā)明實施例不做任何限制，但為方便說明，本發(fā)明實施例以雙端的差分電路為例進行描述。

每個驅(qū)動器可接收輸入信號，并且作為響應(yīng)，可以將相應(yīng)的晶體管設(shè)置為接通(on)狀態(tài)或斷開(off)狀態(tài)?！敖油顟B(tài)”在此處是指nmos晶體管具有大于或等于閾值電壓的柵源電壓(gate-sourcevoltage)vgs，或者，pmos晶體管具有大于或等于該閾值電壓的絕對值的源柵電壓(source-gatevoltage)vsg。反之，“斷開狀態(tài)”在此處是指nmos晶體管具有小于該閾值電壓的柵源電壓vgs，或者，pmos晶體管具有小于該閾值電壓的絕對值的源柵電壓vsg。

晶體管m1的柵極耦接于驅(qū)動器d1’的輸出端，以及，通過電容c1耦接于驅(qū)動器d1的輸出端；晶體管m2的柵極耦接于驅(qū)動器d2’的輸出端，以及，通過電容c2耦接于驅(qū)動器d2的輸出端。晶體管m3的柵極耦接于驅(qū)動器d3的輸出端，以及，晶體管m4的柵極耦接于驅(qū)動器d4的輸出端。驅(qū)動器d1、d1’和d3可以被配置為接收輸入信號vinn，以及，驅(qū)動器d2、d2’和d4可被配置為接收輸入信號vinp。輸入信號vinp和vinn可在vll和vh之間切換。在一些實施例中，輸入信號vinp和vinn可表示差分信號。驅(qū)動器d1和d2，和/或，d3和d4可被配置為接收供給電壓vh和低于供給電壓vh的供給電壓vll，而驅(qū)動器d1’和d2’可以被配置為接收供給電壓vhh和低于供給電壓vhh的供給電壓vl。其中，供給電壓vhh高于供給電壓vh，以及，供給電壓vl高于供給電壓vll。

在一些實施例中，快控制路徑211可具有第一速度，以及，慢控制路徑210可具有小于第一速度的第二速度。例如，快控制路徑211可被配置為跟蹤在高達60ghz頻率上變化的信號，以及，慢控制路徑210可被配置為跟蹤在高達1ghz頻率上變化的信號。

在一些實施例中，線驅(qū)動器200可被配置為接收比最大電壓更大的供給電壓，該最大電壓對應(yīng)于特定的制造節(jié)點所規(guī)定的能夠承受的最大電壓。作為一種示例，線驅(qū)動器200中的晶體管可以是利用只能夠承受不大于0.75v的電壓的制造節(jié)點制造出來的，換言之，線驅(qū)動器200中的晶體管最大只能承受0.75v的電壓。盡管如此，本發(fā)明實施例提供的線驅(qū)動器200仍可接收一個1v的供給電壓，并且可以驅(qū)動具有1vpp的傳輸線。如將在下面進一步描述的，使用快控制路徑和慢控制路徑來驅(qū)動信號，以允許線驅(qū)動器承受過量的電壓。

通過示例而非限制的方式，如圖3a所示，圖3a示出了輸入信號vinn的一種示例，vinn可以表現(xiàn)為一系列的邏輯0(由電壓vll表示)和邏輯1(由電壓vh表示)。驅(qū)動器d1響應(yīng)于接收到的vinn，可以在節(jié)點a上輸出信號va，如圖3b所示。驅(qū)動器d1可以被配置為輸出用于跟蹤vinn的信號。因此，信號va可以表現(xiàn)為與vinn一致的一系列的邏輯0(由電壓vll表示)和邏輯1(由電壓vh表示)。具有較慢速度的驅(qū)動器d1’跟蹤vinn不夠快，以及，可以在節(jié)點b上輸出信號vb，信號vb相對于va以較慢的速率變化，如圖3c所示，圖3c示出了信號vb的一種非限制性示例。

在一些實施例中，驅(qū)動器d1’為了提供較慢的速度，可以包括(多個)晶體管，所述(多個)晶體管具有比驅(qū)動器d1中所使用的(多個)晶體管的柵極介電層更厚的柵極介電層。具有較厚的柵極電介質(zhì)，驅(qū)動器d1’的(多個)晶體管可以被配置為承受比vh-vll更大的電壓。圖4a和圖4b示出了具有不同的柵極電介質(zhì)厚度的兩個mosfet晶體管。圖4a所示的晶體管可在驅(qū)動器d1內(nèi)使用，而圖4b所示的晶體管450可在驅(qū)動器d1’內(nèi)使用。

晶體管400可包括襯底(substrate)401、源極摻雜阱(sourcedopedwell)404、漏極摻雜阱(draindopedwell)406、柵極電介質(zhì)(gatedielectric)402、源極端子(sourceterminal)414、柵極端子(gateterminal)412和漏極端子(drainterminal)416。襯底401可以是由與晶體管400同類型的多個晶體管共用的公共襯底。源極端子414可被設(shè)置在相應(yīng)的源極摻雜阱404上，以及，漏極端子416可被設(shè)置在相應(yīng)的漏極摻雜阱406上。柵極電介質(zhì)402可被設(shè)置在柵極端子412和襯底401之間。在一些實施例中，柵極電介質(zhì)402可以包括氧化硅(siliconoxide)。柵極電介質(zhì)402可具有厚度td，在一些實施例中，厚度td可介于1納米至50納米之間。

晶體管450可包括襯底451、源極摻雜阱454、漏極摻雜阱456、柵極電介質(zhì)452、源極端子464、柵極端子462和漏極端子466。襯底451可以是由與晶體管450同類型的多個晶體管共用的公共襯底。源極端子464可被設(shè)置在相應(yīng)的源極摻雜阱454上，以及，漏極端子466可被設(shè)置在相應(yīng)的漏極摻雜阱456上。柵極電介質(zhì)452可被設(shè)置在柵極端子462和襯底451之間。在一些實施例中，柵極電介質(zhì)452可以包括氧化硅。柵極電介質(zhì)452可具有厚度td’，在一些實施例中，厚度td’可介于1納米至50納米之間。

在一些實施例中，晶體管400可以在驅(qū)動器d1內(nèi)使用，以及，晶體管450可以在驅(qū)動器d1’內(nèi)使用。在這樣的實施例中，柵極電介質(zhì)402的厚度td可小于柵極電介質(zhì)452的厚度td’。舉例來說，厚度td’可以是厚度td的至少兩倍、至少三倍、至少五倍、至少十倍，或者至少二十倍等等，具體地，可根據(jù)實際需求進行設(shè)置，本發(fā)明實施例對此不作限制。

回顧參考圖2，電容c1可用來保持由驅(qū)動器d1’提供的電荷，同時給信號va提供路徑。電容c1還會阻塞信號va的直流(directcurrent，dc)成分。因此，信號vc可具有驅(qū)動器d1’所提供的直流成分和驅(qū)動器d1所提供的時變頻率成分。

通過組合快速變化的信號va(信號va在vll和vh之間切換)以及緩慢變化的信號vb，所得到的信號vc可跟蹤va，同時在vl和vhh之間切換。圖3d示出了響應(yīng)于vinn的信號vc的一種非限制性示例。如圖所示，與驅(qū)動器d1和d1’結(jié)合使用的電容c1可以有效地操作為電平轉(zhuǎn)換器(levelshifter)，用以接收vll和vh作為輸入，并提供vl和vhh作為輸出。

當vc等于vl時，晶體管m1的源柵電壓等于vhh-vc＝vhh-vl。由于vhh-vl位于晶體管的額定范圍內(nèi)，因此，晶體管m1操作時不用承受過大的電壓應(yīng)力，該過大的電壓應(yīng)力會導(dǎo)致晶體管容易損壞。換言之，由于vhh-vl位于晶體管的額定范圍內(nèi)，因此，晶體管m1的源柵電壓不會超過制造商所規(guī)定的最大電壓，晶體管m1可正常操作，而不會因為無法承受過大的電壓所造成的應(yīng)力而被損壞。

通過示例而非限制的方式，vll＝0，vl＝0.25v，vh＝0.75v，以及，vhh＝1v，以及，vinp和vinn可在vll(表示邏輯0)和vh(表示邏輯1)之間切換。根據(jù)該示例，線驅(qū)動器200的晶體管m1-m4可以被配置為在柵極和源極之間承受具有絕對值等于或小于0.75v的電壓。當vinn等于0時，va等于0，以及，vc等于0.25v。因此，晶體管m1的源柵電壓等于1v-0.25v＝0.75v。在這種情形中，晶體管m1的源柵電壓處于該晶體管的額定范圍內(nèi)，以及，晶體管m1操作時不用承受過大的電壓應(yīng)力。快控制路徑和慢控制路徑起電平轉(zhuǎn)換器的作用，將邏輯0從0v轉(zhuǎn)換為0.25v，從而將晶體管m1的源柵電壓保持在0.75v以下。

當vinn等于0.75v時，va等于0.75v，以及，vc等于1v。因此，晶體管m1的源柵電壓等于1v-1v＝0。在這種情形中，晶體管m1的源柵電壓導(dǎo)致晶體管m1處于斷開狀態(tài)而不經(jīng)歷漏電流?？炜刂坡窂胶吐刂坡窂狡痣娖睫D(zhuǎn)換器的作用，將邏輯1從0.75v轉(zhuǎn)換為1v，從而將晶體管m1的源柵電壓保持為0，以避免晶體管在斷開狀態(tài)中流過漏電流。

驅(qū)動器d2及d2’可以接收信號vinp，以及，驅(qū)動器d2、d2’以及電容c2可以被配置為與驅(qū)動器d1、d1’以及電容c1所描述的相同方式來操作。為簡潔起見，對于類似的描述此處不再贅述。

線驅(qū)動器200可表現(xiàn)為兩種可能狀態(tài)中的其中一種。當vinn等于邏輯0，以及vinp等于邏輯1時，出現(xiàn)第一狀態(tài)。在這樣的情況下，晶體管m1的柵極接收到等于vl的電壓，從而晶體管m1被設(shè)置為接通狀態(tài)。晶體管m2的柵極接收到等于vhh的電壓，從而晶體管m2被設(shè)置為斷開狀態(tài)。晶體管m3的柵極接收到等于vll的電壓，從而晶體管m3被設(shè)置為斷開狀態(tài)。晶體管m4的柵極接收到等于vh的電壓，從而晶體管m4被設(shè)置為接通狀態(tài)。由于晶體管m1和m4處于接通狀態(tài)，因此，電流流過晶體管m1、電阻r1、電阻rout、電阻r4和晶體管m4。在一些實施例中，電阻r1和r4可以表現(xiàn)出相等的電阻值，以及，此電阻值可等于關(guān)于電阻rout的電阻值的一半。在這樣的實施例中，輸出電壓voutp-voutn等于(vhh-vll)/2?；仡檯⒖忌厦嫣峁┑姆窍拗菩允纠?，voutp-voutn＝(1v-0v)/2＝0.5v。

當vinn等于邏輯1，以及，vinp等于邏輯0時，出現(xiàn)第二狀態(tài)。在這樣的情況下，晶體管m1的柵極接收到等于vhh的電壓，從而晶體管m1被設(shè)置為斷開狀態(tài)。晶體管m2的柵極接收到等于vl的電壓，從而晶體管m2被設(shè)置為接通狀態(tài)。晶體管m3的柵極接收到等于vh的電壓，從而晶體管m3被設(shè)置為接通狀態(tài)。晶體管m4的柵極接收到等于vll的電壓，從而晶體管m4被設(shè)置為斷開狀態(tài)。由于晶體管m2和m3處于接通狀態(tài)，因此，電流可以流過晶體管m2、電阻r2、電阻rout、電阻r3和晶體管m3。在一些實施例中，電阻r2和r3可以表現(xiàn)出相等的電阻值，以及，此電阻值可以等于與關(guān)于電阻rout的電阻值(如傳輸線的等效電阻值)的一半。在這樣的實施例中，輸出電壓voutp-voutn可以等于-(vhh-vll)/2?；仡檯⒖忌厦嫣峁┑姆窍拗菩允纠瑅outp-voutn＝-(0.75v-0.25v)＝-0.5v，從而根據(jù)需要提供1vpp的電壓。

在一些情況下，不采用具有不同的柵極電介質(zhì)厚度的晶體管來實現(xiàn)驅(qū)動器d1’和d2’也是可取的。例如，一些制造工藝只能夠提供僅具有一種類型的晶體管的工藝設(shè)計套件(processdesignkit，pdk)，使得所有晶體管具有相同的柵極電介質(zhì)厚度。

在一些實施例中，驅(qū)動器d1’(和/或d2’)可以利用鎖存電路(latchcircuit)來實現(xiàn)。圖5根據(jù)一些實施例示出了一種示例性的鎖存電路。鎖存電路500可包括晶體管m51、m52、m53、m54、m55和m56。在一些實施例中，這些晶體管可以是pmos晶體管。然而，也可以使用其它類型的晶體管，本發(fā)明實施例對此不作任何限制。晶體管m51和m52的漏極端子耦接于供給電壓vll，如接地端。晶體管m51和m52的源極端子分別耦接于晶體管m53和m54的漏極端子。晶體管m53和m54的源極端子耦接于供給電壓vhh。晶體管m53和m54的柵極端子分別耦接于晶體管m52和m51的源極端子。在一些實施例中，晶體管m53的漏極端子耦接于晶體管m55的漏極端子，以及，晶體管m54的漏極端子可耦接于晶體管m56的漏極端子。晶體管m55和m56的柵極端子耦接在一起。晶體管m55和m56的源極端子耦接于供給電壓vhh。

晶體管m51的柵極端子可以通過驅(qū)動器d51由信號vinn驅(qū)動。晶體管m52的柵極端子可以通過逆變驅(qū)動器(inverterdriver)d52由信號vinn的反相版本來驅(qū)動。當vinn從邏輯0切換到邏輯1時，晶體管m51切換到斷開狀態(tài)，以及，晶體管m52可以切換到接通狀態(tài)。由于電流流過晶體管m52和m54，因此，晶體管m52的漏極端子上的電壓可以給與晶體管m53的柵極端子相關(guān)聯(lián)的電容充電。因此，電壓vb會慢慢增大。相反地，當vinn從邏輯1切換到邏輯0時，晶體管m51切換到接通狀態(tài)，以及，晶體管m52切換到斷開狀態(tài)。由于電流流過晶體管m51和m53，因此，晶體管m51的漏極端子上的電壓可以給與晶體管m54的柵極端子相關(guān)聯(lián)的電容充電。同時，與晶體管m53的柵極端子相關(guān)聯(lián)的電容放電。因此，電壓vb會緩慢衰減。在一些實施例中，鎖存電路500可以被配置為提供電壓vb，例如，電壓vb等于信號vinn的移動平均數(shù)(movingaverage)。

在一些實施例中，此處描述的線驅(qū)動器可以應(yīng)用在數(shù)字至模擬轉(zhuǎn)換器(dac)中。該數(shù)字至模擬轉(zhuǎn)換器(dac)可以包括多個單元。例如，對于將被轉(zhuǎn)換的數(shù)字字的每個位來說，數(shù)字至模擬轉(zhuǎn)換器(dac)可以包括一個單元。圖6根據(jù)一些實施例示出了一種示例性的數(shù)字至模擬轉(zhuǎn)換器(dac)的方框圖。數(shù)字至模擬轉(zhuǎn)換器(dac)600可以包括多個線驅(qū)動器ld1、ld2，...，ldn-1。一個或多個這樣的線驅(qū)動器可利用線驅(qū)動器200來實現(xiàn)。每個線驅(qū)動器可被配置為接收相應(yīng)的數(shù)字信號，這些數(shù)字信號可以通過一系列的位b1、b2，...，bn-1來表示。每個線驅(qū)動器可以被配置為驅(qū)動電阻rout，電阻rout可表示傳輸線的電阻。在一些實施例中，電阻性梯型(resistiveladder)網(wǎng)絡(luò)可用于執(zhí)行數(shù)字至模擬轉(zhuǎn)換。例如，對于每個線驅(qū)動器，電阻r1、r2、r3和r4可被配置為提供具有期望權(quán)重的輸出。可替代地，或附加地，可以使用晶體管梯型網(wǎng)絡(luò)。例如，對于每個線驅(qū)動器，晶體管m1、m2、m3和m4的尺寸(諸如漏極和/或源極的寬度和/或長度)可以被配置為提供加權(quán)的輸出。

本文描述的實施例可利用大于晶體管對于給定的制造節(jié)點所能承受的最大電壓的峰間值電壓來驅(qū)動傳輸線。由于這樣的線驅(qū)動器，電子電路的設(shè)計者可以自由地選擇能夠提供足以用于特定應(yīng)用的數(shù)據(jù)速率的制造節(jié)點。例如，本文描述的實施例可以用來驅(qū)動數(shù)據(jù)速率超過20gbit/s、25gbit/s、30gbit/s、35gbit/s、40gbit/s、45gbit/s、50gbit/s、55gbit/s或60gbit/s的傳輸線。

本文中描述的不同實施例以及不同實施例的特征可以被單獨使用或被組合使用，而不限于以上描述的特定實施例。此外，在權(quán)利要求中用以修改權(quán)利要求組件的序數(shù)詞的使用(諸如“第一”、“第二”、“第三”等)本身并不意味著任何的優(yōu)先級、優(yōu)先，或者一個權(quán)利要求組件在另一個權(quán)利要求組件之上，或者所執(zhí)行的方法的動作的時間順序，但只用作標記，以將具有特定名稱的一權(quán)利要求組件與具有相同名稱的另一組件(但使用序數(shù)詞)區(qū)分開來，從而區(qū)分權(quán)利要求組件。

在不脫離本發(fā)明的精神以及范圍內(nèi)，本發(fā)明可以其它特定格式呈現(xiàn)。所描述的實施例在所有方面僅用于說明的目的而并非用于限制本發(fā)明。本發(fā)明的保護范圍當視所附的權(quán)利要求所界定者為準。本領(lǐng)域技術(shù)人員皆在不脫離本發(fā)明之精神以及范圍內(nèi)做些許更動與潤飾。