1.一種用于數(shù)模轉(zhuǎn)換電路的自校準(zhǔn)電路，其特征在于，包括：
第一電流相加電路，接收輸入的基準(zhǔn)電流信號(hào)，對(duì)輸入的基準(zhǔn)電流信號(hào)進(jìn)行相加，輸出第1比較電流信號(hào)，在第1相加控制信號(hào)的控制下，決定第1比較電流信號(hào)是由哪些輸入的基準(zhǔn)電流信號(hào)相加得到；
第二電流相加電路，接收輸入的基準(zhǔn)電流信號(hào)，對(duì)輸入的基準(zhǔn)電流信號(hào)進(jìn)行相加，輸出第2比較電流信號(hào)，在第2相加控制信號(hào)的控制下，決定第1比較電流信號(hào)是由哪些輸入的基準(zhǔn)電流信號(hào)相加得到；
一電流比較電路，比較第一電流相加電路的輸出信號(hào)和第二電流相加電路的輸出信號(hào)，輸出1比特的比較結(jié)果；
一邏輯處理電路，接收所述比較結(jié)果，輸出第1相加控制信號(hào)、第2相加控制信號(hào)和編碼映射表；在收到自校驗(yàn)啟動(dòng)信號(hào)后，啟動(dòng)自校驗(yàn)，更新編碼映射表，然后保持編碼映射表不變；
一編碼映射電路，收到數(shù)字信號(hào)輸入后，查找輸入的編碼映射表，輸出對(duì)應(yīng)的電流源開(kāi)關(guān)控制信號(hào)。
2.如權(quán)利要求1所述的自校準(zhǔn)電路，其特征在于，所述邏輯處理電路按如下方式進(jìn)行自校驗(yàn)：
設(shè)置編碼映射表，把數(shù)模轉(zhuǎn)換電路中的各個(gè)基準(zhǔn)電流源全都打開(kāi)；
通過(guò)控制第1相加控制信號(hào)和第2相加控制信號(hào)，把各個(gè)基準(zhǔn)電流兩兩相比，然后按電流大小進(jìn)行第1次排序，并且存儲(chǔ)第1次排序結(jié)果；
根據(jù)第1次排序結(jié)果，通過(guò)控制第1相加控制信號(hào)和第2相加控制信號(hào)，把最大的基準(zhǔn)電流的與最小的基準(zhǔn)電流相加，次大的基準(zhǔn)電流的與次小的基準(zhǔn)電流相加，以此類推；相加后，把相加結(jié)果再兩兩比較，按電流大小進(jìn)行第2次排序；
對(duì)第2次排序的結(jié)果，調(diào)整次序，使得最小電流的后面跟最大電流，然后后面再跟次小電流，再跟次大電流，以此類推；
保持已經(jīng)調(diào)整后的次序，再把作為排序元素的相加電流中的兩個(gè)分電流按第1次排序結(jié)果進(jìn)行排序，這樣就得到了最終的排序序列。
3.如權(quán)利要求1或2所述的自校準(zhǔn)電路，其特征在于：根據(jù)最終排序序列，更新編碼映射表，當(dāng)碼字為0時(shí)，則打開(kāi)最終排序序列中第1個(gè)電流源；當(dāng)碼字為1時(shí)，則打開(kāi)最終排序序列中前2個(gè)電流源，以此類推，當(dāng)碼字為N時(shí)，則打開(kāi)最終排序序列中前N個(gè)電流源；N為大于1的整數(shù)。