本發(fā)明涉及一種絕熱電路，尤其是涉及一種可控二極管自舉絕熱電路及四級反相器/緩沖器。

背景技術：

絕熱電路是一種雙軌輸入，雙軌輸出結構電路，其打破傳統(tǒng)的能量傳輸方式，由原來的電源-輸出節(jié)點-地轉化為從電源-輸出節(jié)點-電源。絕熱電路采用交變電源驅動電路，由交變電源對輸出節(jié)點充電完成賦值，并通過回收節(jié)點電荷至電源，實現了能量恢復?，F有的絕熱ECRL結構絕熱電路的電路圖如圖1(a)所示，其符號圖如圖1(b)所示，采用該絕熱ECRL結構絕熱電路設計的四級反相器/緩沖器的結構圖如圖2所示，該四相功率時鐘圖的波形圖如圖3所示。該絕熱ECRL結構絕熱電路中，MOS管由于閾值電壓的存在，使得能量在預充階段和能量恢復階段不能都得以全部釋放或回收，另外，由于其輸出端懸空，造成電路的額外的功耗，增多了電路的不穩(wěn)定性。并且對于ECRL結構絕熱電路而言，負載越大，造成的非絕熱功耗愈大，延時也相對比較大。

技術實現要素：

本發(fā)明所要解決的技術問題之一是提供一種在不影響電路性能的基礎上，延時、功耗和功耗延時積均較小的可控二極管自舉絕熱電路。

本發(fā)明解決上述技術問題之一所采用的技術方案為：一種可控二極管自舉絕熱電路，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源極、所述的第二PMOS管的源極、所述的第三NMOS管的漏極、所述的第四NMOS管的漏極、所述的第五NMOS管的漏極和所述的第六NMOS管的漏極連接且其連接端為所述的可控二極管自舉絕熱電路的時鐘端；所述的第一PMOS管的柵極、所述的第二PMOS管的漏極、所述的第四NMOS管的源極、所述的第二NMOS管的漏極和所述的第六NMOS管的柵極連接且其連接端為所述的可控二極管自舉絕熱電路的輸出端，所述的第一PMOS管的漏極、所述的第五NMOS管的柵極、所述的第一NMOS管的漏極、所述的第三NMOS管的源極和所述的第二PMOS管的柵極連接且其連接端為所述的可控二極管自舉絕熱電路的反相輸出端；所述的第一NMOS管的柵極為所述的可控二極管自舉絕熱電路的輸入端，所述的第二NMOS管的柵極為所述的可控二極管自舉絕熱電路的反相輸入端，所述的第一NMOS管的源極和所述的第二NMOS管的源極均接地，所述的第三NMOS管的柵極和所述的第五NMOS管的源極連接，所述的第四NMOS管的柵極和所述的第六NMOS管的源極連接。

所述的第一PMOS管和所述的第二PMOS管的寬長比均為所述的第三NMOS管和所述的第四NMOS管的寬長比為所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的寬長比為該電路中，第三NMOS管和第四NMOS管的寬長比為可以進一步提高第三NMOS管的柵極和第五NMOS管的源極的連接點或第四NMOS管的柵極和第六NMOS管的源極的連接點的電壓，使得能量在回收階段能夠進一步充分回收，進一步降低功耗；第一PMOS管和第二PMOS管的寬長比均為第一NMOS管、第二NMOS管、第五NMOS管和第六NMOS管的寬長比為可以保證電路的性能和最佳噪聲容限。

與現有技術相比，本發(fā)明的可控二極管自舉絕熱電路的優(yōu)點在于通過第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管組成可控二極管自舉絕熱電路，第一PMOS管的源極、第二PMOS管的源極、第三NMOS管的漏極、第四NMOS管的漏極、第五NMOS管的漏極和第六NMOS管的漏極連接且其連接端為可控二極管自舉絕熱電路的時鐘端；第一PMOS管的柵極、第二PMOS管的漏極、第四NMOS管的源極、第二NMOS管的漏極和第六NMOS管的柵極連接且其連接端為可控二極管自舉絕熱電路的輸出端，第一PMOS管的漏極、第五NMOS管的柵極、第一NMOS管的漏極、第三NMOS管的源極和第二PMOS管的柵極連接且其連接端為可控二極管自舉絕熱電路的反相輸出端；第一NMOS管的柵極為可控二極管自舉絕熱電路的輸入端，第二NMOS管的柵極為可控二極管自舉絕熱電路的反相輸入端，第一NMOS管的源極和第二NMOS管的源極均接地，第三NMOS管的柵極和第五NMOS管的源極連接，第四NMOS管的柵極和第六NMOS管的源極連接，采用較少數量的MOS管，電路結構簡單，延時和功耗得到降低，同時，第五NMOS管和第六NMOS管構成輸出端和時鐘端之間的可控二極管反饋通路，第三NMOS管的柵極和第五NMOS管的源極的連接點為自舉節(jié)點A，第四NMOS管的柵極和第六NMOS管的源極的連接點為自舉節(jié)點B，在預充求值期，第五NMOS管或者第六NMOS管導通，相當于一個二極管導通，時鐘端接入的時鐘信號對自舉節(jié)點A或B充電，在能量回收期，第五NMOS管或第六NMOS管截止，相當于一個二極管截止，A節(jié)點或B節(jié)點的電壓保持，即第五NMOS管或第六NMOS管可以看成是一個可控二極管，自舉節(jié)點A或B由于耦合電容的作用自舉，使得能量得到充分回收，由此本發(fā)明的可控二極管自舉絕熱電路在不影響電路性能的基礎上，延時、功耗和功耗延時積均較小。

本發(fā)明所要解決的技術問題之二是提供一種在不影響電路性能的基礎上，延時、功耗和功耗延時積均較小的四級反相器/緩沖器。

本發(fā)明解決上述技術問題之二所采用的技術方案為：一種四級反相器/緩沖器，包括四個可控二極管自舉絕熱電路，所述的可控二極管自舉絕熱電路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源極、所述的第二PMOS管的源極、所述的第三NMOS管的漏極、所述的第四NMOS管的漏極、所述的第五NMOS管的漏極和所述的第六NMOS管的漏極連接且其連接端為所述的可控二極管自舉絕熱電路的時鐘端；所述的第一PMOS管的柵極、所述的第二PMOS管的漏極、所述的第四NMOS管的源極、所述的第二NMOS管的漏極和所述的第六NMOS管的柵極連接且其連接端為所述的可控二極管自舉絕熱電路的輸出端，所述的第一PMOS管的漏極、所述的第五NMOS管的柵極、所述的第一NMOS管的漏極、所述的第三NMOS管的源極和所述的第二PMOS管的柵極連接且其連接端為所述的可控二極管自舉絕熱電路的反相輸出端；所述的第一NMOS管的柵極為所述的可控二極管自舉絕熱電路的輸入端，所述的第二NMOS管的柵極為所述的可控二極管自舉絕熱電路的反相輸入端，所述的第一NMOS管的源極和所述的第二NMOS管的源極均接地，所述的第三NMOS管的柵極和所述的第五NMOS管的源極連接，所述的第四NMOS管的柵極和所述的第六NMOS管的源極連接；第一個所述的可控二極管自舉絕熱電路的輸入端為所述的四級反相器/緩沖器的輸入端，第一個所述的可控二極管自舉絕熱電路的反相輸入端為所述的四級反相器/緩沖器的反相輸入端，第一個所述的可控二極管自舉絕熱電路的輸出端和第二個所述的可控二極管自舉絕熱電路的輸入端連接，第一個所述的可控二極管自舉絕熱電路的反相輸出端和第二個所述的可控二極管自舉絕熱電路的反相輸入端連接，第二個所述的可控二極管自舉絕熱電路的輸出端和第三個所述的可控二極管自舉絕熱電路的輸入端連接，第二個所述的可控二極管自舉絕熱電路的反相輸出端和第三個所述的可控二極管自舉絕熱電路的反相輸入端連接，第三個所述的可控二極管自舉絕熱電路的輸出端和第四個所述的可控二極管自舉絕熱電路的輸入端連接，第三個所述的可控二極管自舉絕熱電路的反相輸出端和第四個所述的可控二極管自舉絕熱電路的反相輸入端連接，第四個所述的可控二極管自舉絕熱電路的輸出端為所述的四級反相器/緩沖器的輸出端，第四個所述的可控二極管自舉絕熱電路的反相輸出端為所述的四級反相器/緩沖器的反相輸出端，第四個所述的可控二極管自舉絕熱電路的時鐘端為所述的四級反相器/緩沖器的第一時鐘端，第一個所述的可控二極管自舉絕熱電路的時鐘端為所述的四級反相器/緩沖器的第二時鐘端，第二個所述的可控二極管自舉絕熱電路的時鐘端為所述的四級反相器/緩沖器的第三時鐘端，第三個所述的可控二極管自舉絕熱電路的時鐘端為所述的四級反相器/緩沖器的第四時鐘端，所述的四級反相器/緩沖器的第一時鐘端接入第一時鐘信號，所述的四級反相器/緩沖器的第二時鐘端接入第二時鐘信號，所述的四級反相器/緩沖器的第三時鐘端接入第三時鐘信號，所述的四級反相器/緩沖器的第四時鐘端接入第四時鐘信號，所述的第一時鐘信號、所述的第二時鐘信號、所述的第三時鐘信號和所述的第四時鐘信號的幅值相同，所述的第一時鐘信號和所述的第二時鐘信號的相位相差90度，所述的第一時鐘信號和所述的第三時鐘信號的相位相差180度，所述的第一時鐘信號和所述的第四時鐘信號的相位相差270度。

所述的第一PMOS管和所述的第二PMOS管的寬長比均為所述的第三NMOS管和所述的第四NMOS管的寬長比為所述的第一NMOS管、所述的第二NMOS管、所述的第五NMOS管和所述的第六NMOS管的寬長比為該電路中，第三NMOS管和第四NMOS管的寬長比為可以進一步提高第三NMOS管的柵極和第五NMOS管的源極的連接點或第四NMOS管的柵極和第六NMOS管的源極的連接點的電壓，使得能量在回收階段能夠進一步充分回收，進一步降低功耗；第一PMOS管和第二PMOS管的寬長比均為第一NMOS管、第二NMOS管、第五NMOS管和第六NMOS管的寬長比為可以保證電路的性能和最佳噪聲容限。

與現有技術相比，本發(fā)明的四級反相器/緩沖器的優(yōu)點在于通過四個可控二極管自舉絕熱電路構成四級反相器/緩沖器，可控二極管自舉絕熱電路的優(yōu)點在于通過第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管組成可控二極管自舉絕熱電路，第一PMOS管的源極、第二PMOS管的源極、第三NMOS管的漏極、第四NMOS管的漏極、第五NMOS管的漏極和第六NMOS管的漏極連接且其連接端為可控二極管自舉絕熱電路的時鐘端；第一PMOS管的柵極、第二PMOS管的漏極、第四NMOS管的源極、第二NMOS管的漏極和第六NMOS管的柵極連接且其連接端為可控二極管自舉絕熱電路的輸出端，第一PMOS管的漏極、第五NMOS管的柵極、第一NMOS管的漏極、第三NMOS管的源極和第二PMOS管的柵極連接且其連接端為可控二極管自舉絕熱電路的反相輸出端；第一NMOS管的柵極為可控二極管自舉絕熱電路的輸入端，第二NMOS管的柵極為可控二極管自舉絕熱電路的反相輸入端，第一NMOS管的源極和第二NMOS管的源極均接地，第三NMOS管的柵極和第五NMOS管的源極連接，第四NMOS管的柵極和第六NMOS管的源極連接，采用較少數量的MOS管，電路結構簡單，延時和功耗得到降低，同時，第五NMOS管和第六NMOS管構成輸出端和時鐘端之間的可控二極管反饋通路，第三NMOS管的柵極和第五NMOS管的源極的連接點為自舉節(jié)點A，第四NMOS管的柵極和第六NMOS管的源極的連接點為自舉節(jié)點B，在預充求值期，第五NMOS管或者第六NMOS管導通，相當于一個二極管導通，時鐘端接入的時鐘信號對自舉節(jié)點A或B充電，在能量回收期，第五NMOS管或第六NMOS管截止，相當于一個二極管截止，A節(jié)點或B節(jié)點的電壓保持，即第五NMOS管或第六NMOS管可以看成是一個可控二極管，自舉節(jié)點A或B由于耦合電容的作用自舉，使得能量得到充分回收，由此本發(fā)明的四級反相器/緩沖器在不影響電路性能的基礎上，延時、功耗和功耗延時積均較小。

附圖說明

圖1(a)為現有的絕熱ECRL結構絕熱電路的電路圖；

圖1(b)為現有的絕熱ECRL結構絕熱電路的符號圖；

圖2為現有的基于ECRL結構絕熱電路的四級反相器/緩沖器的結構圖；

圖3為現有的基于ECRL結構絕熱電路的四級反相器/緩沖器接入的四相功率時鐘圖的波形圖；

圖4(a)為本發(fā)明的可控二極管自舉絕熱電路的電路圖；

圖4(b)為本發(fā)明的可控二極管自舉絕熱電路的符號圖；

圖5為本發(fā)明的四級反相器/緩沖器的結構圖；

圖6為本發(fā)明的四級反相器/緩沖器的接入的四相功率時鐘圖的波形圖；

圖7為標準電壓(1v)下，現有的絕熱ECRL結構絕熱電路在PTM32nm標準工藝下的仿真波形圖

圖8為標準電壓(1v)下，本發(fā)明的可控二極管自舉絕熱電路在PTM32nm標準工藝下的仿真波形圖。

具體實施方式

本發(fā)明公開了一種可控二極管自舉絕熱電路，以下結合附圖實施例對本發(fā)明的可控二極管自舉絕熱電路作進一步詳細描述。

實施例一：如圖4(a)和圖4(b)所示，一種可控二極管自舉絕熱電路，包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極、第四NMOS管N4的漏極、第五NMOS管N5的漏極和第六NMOS管N6的漏極連接且其連接端為可控二極管自舉絕熱電路的時鐘端；第一PMOS管P1的柵極、第二PMOS管P2的漏極、第四NMOS管N4的源極、第二NMOS管N2的漏極和第六NMOS管N6的柵極連接且其連接端為可控二極管自舉絕熱電路的輸出端，第一PMOS管P1的漏極、第五NMOS管N5的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第二PMOS管P2的柵極連接且其連接端為可控二極管自舉絕熱電路的反相輸出端；第一NMOS管N1的柵極為可控二極管自舉絕熱電路的輸入端，第二NMOS管N2的柵極為可控二極管自舉絕熱電路的反相輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極均接地，第三NMOS管N3的柵極和第五NMOS管N5的源極連接，第四NMOS管N4的柵極和第六NMOS管N6的源極連接。

實施例二：如圖4(a)和圖4(b)所示，一種可控二極管自舉絕熱電路，包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極、第四NMOS管N4的漏極、第五NMOS管N5的漏極和第六NMOS管N6的漏極連接且其連接端為可控二極管自舉絕熱電路的時鐘端；第一PMOS管P1的柵極、第二PMOS管P2的漏極、第四NMOS管N4的源極、第二NMOS管N2的漏極和第六NMOS管N6的柵極連接且其連接端為可控二極管自舉絕熱電路的輸出端，第一PMOS管P1的漏極、第五NMOS管N5的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第二PMOS管P2的柵極連接且其連接端為可控二極管自舉絕熱電路的反相輸出端；第一NMOS管N1的柵極為可控二極管自舉絕熱電路的輸入端，第二NMOS管N2的柵極為可控二極管自舉絕熱電路的反相輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極均接地，第三NMOS管N3的柵極和第五NMOS管N5的源極連接，第四NMOS管N4的柵極和第六NMOS管N6的源極連接。

本實施例中，第一PMOS管P1和第二PMOS管P2的寬長比均為第三NMOS管N3和第四NMOS管N4的寬長比為第一NMOS管N1、第二NMOS管N2、第五NMOS管N5和第六NMOS管N6的寬長比為

將本發(fā)明的可控二極管自舉絕熱電路在PTM32nm和現有的絕熱ECRL結構絕熱電路，在PTM32nm標準工藝下分別進行仿真。標準電壓(1v)下，現有的絕熱ECRL結構絕熱電路在PTM32nm標準工藝下的仿真波形圖如圖7所示；標準電壓(1v)下，本發(fā)明的可控二極管自舉絕熱電路在PTM32nm標準工藝下的仿真波形圖如圖8所示。分析圖7和圖8可知，本發(fā)明的可控二極管自舉絕熱電路具有正確的邏輯和明顯的低功耗特性。

本發(fā)明還公開了采用上述可控二極管自舉絕熱電路的四級反相器/緩沖器，以下結合附圖實施例對本發(fā)明的四級反相器/緩沖器作進一步詳細描述。

實施例一：如圖4(a)、圖4(b)、圖5和圖6所示，一種四級反相器/緩沖器，包括四個可控二極管自舉絕熱電路，可控二極管自舉絕熱電路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極、第四NMOS管N4的漏極、第五NMOS管N5的漏極和第六NMOS管N6的漏極連接且其連接端為可控二極管自舉絕熱電路的時鐘端；第一PMOS管P1的柵極、第二PMOS管P2的漏極、第四NMOS管N4的源極、第二NMOS管N2的漏極和第六NMOS管N6的柵極連接且其連接端為可控二極管自舉絕熱電路的輸出端，第一PMOS管P1的漏極、第五NMOS管N5的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第二PMOS管P2的柵極連接且其連接端為可控二極管自舉絕熱電路的反相輸出端；第一NMOS管N1的柵極為可控二極管自舉絕熱電路的輸入端，第二NMOS管N2的柵極為可控二極管自舉絕熱電路的反相輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極均接地，第三NMOS管N3的柵極和第五NMOS管N5的源極連接，第四NMOS管N4的柵極和第六NMOS管N6的源極連接；第一個可控二極管自舉絕熱電路的輸入端為四級反相器/緩沖器的輸入端，第一個可控二極管自舉絕熱電路的反相輸入端為四級反相器/緩沖器的反相輸入端，第一個可控二極管自舉絕熱電路的輸出端和第二個可控二極管自舉絕熱電路的輸入端連接，第一個可控二極管自舉絕熱電路的反相輸出端和第二個可控二極管自舉絕熱電路的反相輸入端連接，第二個可控二極管自舉絕熱電路的輸出端和第三個可控二極管自舉絕熱電路的輸入端連接，第二個可控二極管自舉絕熱電路的反相輸出端和第三個可控二極管自舉絕熱電路的反相輸入端連接，第三個可控二極管自舉絕熱電路的輸出端和第四個可控二極管自舉絕熱電路的輸入端連接，第三個可控二極管自舉絕熱電路的反相輸出端和第四個可控二極管自舉絕熱電路的反相輸入端連接，第四個可控二極管自舉絕熱電路的輸出端為四級反相器/緩沖器的輸出端，第四個可控二極管自舉絕熱電路的反相輸出端為四級反相器/緩沖器的反相輸出端，第四個可控二極管自舉絕熱電路的時鐘端為四級反相器/緩沖器的第一時鐘端，第一個可控二極管自舉絕熱電路的時鐘端為四級反相器/緩沖器的第二時鐘端，第二個可控二極管自舉絕熱電路的時鐘端為四級反相器/緩沖器的第三時鐘端，第三個可控二極管自舉絕熱電路的時鐘端為四級反相器/緩沖器的第四時鐘端，四級反相器/緩沖器的第一時鐘端接入第一時鐘信號CLK1，四級反相器/緩沖器的第二時鐘端接入第二時鐘信號CLK2，四級反相器/緩沖器的第三時鐘端接入第三時鐘信號CLK3，四級反相器/緩沖器的第四時鐘端接入第四時鐘信號CLK4，第一時鐘信號CLK1、第二時鐘信號CLK2、第三時鐘信號CLK3和第四時鐘信號CLK4的幅值相同，第一時鐘信號CLK1和第二時鐘信號CLK2的相位相差90度，第一時鐘信號CLK1和第三時鐘信號CLK3的相位相差180度，第一時鐘信號CLK1和第四時鐘信號CLK4的相位相差270度。

實施例二：如圖4(a)、圖4(b)、圖5和圖6所示，一種四級反相器/緩沖器，包括四個可控二極管自舉絕熱電路，可控二極管自舉絕熱電路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極、第四NMOS管N4的漏極、第五NMOS管N5的漏極和第六NMOS管N6的漏極連接且其連接端為可控二極管自舉絕熱電路的時鐘端；第一PMOS管P1的柵極、第二PMOS管P2的漏極、第四NMOS管N4的源極、第二NMOS管N2的漏極和第六NMOS管N6的柵極連接且其連接端為可控二極管自舉絕熱電路的輸出端，第一PMOS管P1的漏極、第五NMOS管N5的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第二PMOS管P2的柵極連接且其連接端為可控二極管自舉絕熱電路的反相輸出端；第一NMOS管N1的柵極為可控二極管自舉絕熱電路的輸入端，第二NMOS管N2的柵極為可控二極管自舉絕熱電路的反相輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極均接地，第三NMOS管N3的柵極和第五NMOS管N5的源極連接，第四NMOS管N4的柵極和第六NMOS管N6的源極連接；第一個可控二極管自舉絕熱電路的輸入端為四級反相器/緩沖器的輸入端，第一個可控二極管自舉絕熱電路的反相輸入端為四級反相器/緩沖器的反相輸入端，第一個可控二極管自舉絕熱電路的輸出端和第二個可控二極管自舉絕熱電路的輸入端連接，第一個可控二極管自舉絕熱電路的反相輸出端和第二個可控二極管自舉絕熱電路的反相輸入端連接，第二個可控二極管自舉絕熱電路的輸出端和第三個可控二極管自舉絕熱電路的輸入端連接，第二個可控二極管自舉絕熱電路的反相輸出端和第三個可控二極管自舉絕熱電路的反相輸入端連接，第三個可控二極管自舉絕熱電路的輸出端和第四個可控二極管自舉絕熱電路的輸入端連接，第三個可控二極管自舉絕熱電路的反相輸出端和第四個可控二極管自舉絕熱電路的反相輸入端連接，第四個可控二極管自舉絕熱電路的輸出端為四級反相器/緩沖器的輸出端，第四個可控二極管自舉絕熱電路的反相輸出端為四級反相器/緩沖器的反相輸出端，第四個可控二極管自舉絕熱電路的時鐘端為四級反相器/緩沖器的第一時鐘端，第一個可控二極管自舉絕熱電路的時鐘端為四級反相器/緩沖器的第二時鐘端，第二個可控二極管自舉絕熱電路的時鐘端為四級反相器/緩沖器的第三時鐘端，第三個可控二極管自舉絕熱電路的時鐘端為四級反相器/緩沖器的第四時鐘端，四級反相器/緩沖器的第一時鐘端接入第一時鐘信號CLK1，四級反相器/緩沖器的第二時鐘端接入第二時鐘信號CLK2，四級反相器/緩沖器的第三時鐘端接入第三時鐘信號CLK3，四級反相器/緩沖器的第四時鐘端接入第四時鐘信號CLK4，第一時鐘信號CLK1、第二時鐘信號CLK2、第三時鐘信號CLK3和第四時鐘信號CLK4的幅值相同，第一時鐘信號CLK1和第二時鐘信號CLK2的相位相差90度，第一時鐘信號CLK1和第三時鐘信號CLK3的相位相差180度，第一時鐘信號CLK1和第四時鐘信號CLK4的相位相差270度。

本實施例中，第一PMOS管P1和第二PMOS管P2的寬長比均為第三NMOS管N3和第四NMOS管N4的寬長比為第一NMOS管N1、第二NMOS管N2、第五NMOS管N5和第六NMOS管N6的寬長比為

為了驗證本發(fā)明的四級反相器/緩沖器的優(yōu)越性，將本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器在PTM32nm標準工藝下的各種性能進行對比。使用電路仿真工具HSPICE在電路的輸入頻率為100MHz、200MHz，負載分別為10fF、20fF、30fF、40fF的條件下對兩種電路結構進行了仿真比較分析，PTM工藝庫對應的標準電源電壓為1V。

表1為在PTM32nm標準工藝，輸入頻率為100MHz，負載為10fF下本發(fā)明的四級反相器/緩沖器與現有的四級反相器/緩沖器在100ns-200ns內性能比較。

表1

從表1中可以得出：本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器相比較，延時降低了15％，平均總功耗降低了24％，功耗延時積降低了35％。

表2為在PTM32nm標準工藝，輸入頻率為100MHz，負載為20fF下本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器在100ns-200ns內性能比較。

表2

從表2中可以得出：本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器相比較，延時降低了17％，平均總功耗降低了28％，功耗延時積降低了40％。

表3為在PTM32nm標準工藝，輸入頻率為100MHz，負載為30fF下本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器在100ns-200ns內性能比較。

表3

從表3中可以得出：本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器相比較，延時降低了18％，平均總功耗降低了33％，功耗延時積降低了45％。

表4為在PTM32nm標準工藝，輸入頻率為100MHz，負載為40fF下本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器在100ns-200ns內性能比較。

表4

從表4中可以得出：本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器相比較，延時降低了19％，平均總功耗降低了36％，功耗延時積降低了48％。

表5為在PTM32nm標準工藝，輸入頻率為200MHz，負載為10fF下本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器在100ns-200ns內性能比較。

表5

從表5中可以得出：本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器相比較，延時降低了15％，平均總功耗降低了29％，功耗延時積降低了39％。

表6為在PTM32nm標準工藝，輸入頻率為200MHz，負載為20fF下本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器在100ns-200ns內性能比較。

表6

從表6中可以得出：本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器相比較，延時降低了17％，平均總功耗降低了34％，功耗延時積降低了45％。

表7為在PTM32nm標準工藝，輸入頻率為200MHz，負載為30fF下本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器在100ns-200ns內性能比較。

表7

從表7中可以得出：本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器相比較，延時降低了17％，平均總功耗降低了38％，功耗延時積降低了48％。

表8為在PTM32nm標準工藝，輸入頻率為200MHz，負載為40fF下本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器在100ns-200ns內性能比較。

表8

從表8中可以得出：本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器相比較，延時降低了17％，平均總功耗降低了41％，功耗延時積降低了52％。

由上述的比較數據可見，在不影響電路性能的前提下，本發(fā)明的四級反相器/緩沖器和現有的四級反相器/緩沖器比較，工作頻率越大，負載越大，延時、功耗和功耗延時積優(yōu)化的程度也就越大。