本發(fā)明涉及一種小信號(hào)處理電路，具體來說是一種采用電荷域電容數(shù)字轉(zhuǎn)換電路。

背景技術(shù)：

隨著數(shù)字信號(hào)處理技術(shù)的不斷發(fā)展，電子系統(tǒng)的數(shù)字化和集成化是必然趨勢。任何電子系統(tǒng)中，數(shù)字處理器只能處理數(shù)字信號(hào)，因此必需將各類模擬小信號(hào)進(jìn)行檢測并轉(zhuǎn)換為數(shù)字?jǐn)?shù)字信號(hào)。模擬電信號(hào)通常是由傳感器所產(chǎn)生，比如壓電傳感器、光度傳感器、溫度傳感器、超音速傳感器、速度傳感器或濕度傳感器，尤其是近年發(fā)展快速應(yīng)用于微機(jī)電(MEMS)的傳感器，已廣泛的應(yīng)用于不同的消費(fèi)電子領(lǐng)域。隨著近年來觸摸屏技術(shù)的普及，其所使用的電容感應(yīng)傳感器得到大范圍應(yīng)用。

這些應(yīng)用都是通過傳感器再經(jīng)過放大器再接至ADC。圖1所示為現(xiàn)有技術(shù)中感應(yīng)電容轉(zhuǎn)換裝置的功能方塊圖。如圖1所示，感應(yīng)電容轉(zhuǎn)換裝置1包括傳感器10、感測放大器20、偏壓電路30以及ADC 40，其中感測放大器20將傳感器10的輸出信號(hào)進(jìn)行放大處理，再通過ADC 40轉(zhuǎn)換成數(shù)字信號(hào)，而偏壓電路30提供適當(dāng)?shù)钠珘弘妷航o感測放大器20與ADC。

圖2所示為圖1的較詳細(xì)示意圖，其中傳感器10的電氣模型是以電容CS以及等效輸入阻抗R表示，電容CS因外在環(huán)境變化所導(dǎo)致的電容變化為ΔCS，而在偏壓電壓Vbias下，電容CS的變化產(chǎn)生電壓變化ΔVCS，經(jīng)感測放大器20放大后輸入給ADC 40。以第一級(jí)Σ-ΔADC的架構(gòu)為例，ADC 40具有第一級(jí)轉(zhuǎn)換電路41以及比較器45，其中第一級(jí)轉(zhuǎn)換電路41包括減法器42、加法器43、延遲器44以及數(shù)模轉(zhuǎn)換器(DAC)46，DAC 46將比較器45的數(shù)字輸出電壓Vout轉(zhuǎn)換成模擬信號(hào)，經(jīng)減法器42取出感測放大器20的輸出信號(hào)與DAC 46的輸出信號(hào)的差額，再經(jīng)加法器43加上延遲器44的輸出信號(hào)，并輸出給延遲器44，以完成整個(gè)ADC操作。

如圖3所示為現(xiàn)有技術(shù)中常用電壓反向感測放大器電路，因?yàn)檫\(yùn)放輸入端電壓為零，又因?yàn)橥噍斎攵私拥?，由此得出反相輸入端?shí)際上也是接地的。這就意味著所有的輸入電壓Vi跨接在電阻器R1兩端，所有輸出電壓Vo跨接在電阻器R2兩端。因此，流入反相輸入端的電流之和是Vi/R1+Vo/R2＝0即Vo＝-R2/R1*Vi。因此，電壓增益是G＝-(R2/R1)，即反饋電阻器的電阻除以輸入電阻器的電阻的負(fù)值。

現(xiàn)有技術(shù)方案的缺點(diǎn)為需要高質(zhì)量的放大器，以便將非常低的感應(yīng)電容電壓轉(zhuǎn)換到ADC可處理的電壓范圍內(nèi)，而建置該放大器需占用相當(dāng)大的硬件開銷，使得電路成本升高，同時(shí)放大器的偏置(Offset)及增益(Gain)，噪聲(Noise)，均會(huì)增加信號(hào)的誤差。因此，需要一種低功耗電容數(shù)字轉(zhuǎn)換器，通過ADC將待測組件的電容變化信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的轉(zhuǎn)換裝置，省去感測電路中的運(yùn)算放大器，進(jìn)而進(jìn)一步減小硬件開銷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種不使用高增益運(yùn)放的新型低功耗電荷域電容數(shù)字轉(zhuǎn)換電路。

本發(fā)明的目的可以通過以下技術(shù)方案實(shí)現(xiàn)：

一種電荷域電容數(shù)字轉(zhuǎn)換電路，其特征是包括：基準(zhǔn)電壓產(chǎn)生模塊、電荷域模數(shù)轉(zhuǎn)換器、電荷域電壓轉(zhuǎn)電荷放大電路和時(shí)鐘產(chǎn)生電路；

所述電荷域電容數(shù)字轉(zhuǎn)換電路的連接關(guān)系為：電荷域電壓轉(zhuǎn)電荷放大電路將接收到的差分電壓信號(hào)Vip和Vin進(jìn)行放大處理得到Qop和Qon并輸出到電荷域模數(shù)轉(zhuǎn)換器的差分模擬電荷輸入端；電荷域模數(shù)轉(zhuǎn)換器將接收到的差分電荷進(jìn)行轉(zhuǎn)換得到數(shù)字量化碼；

時(shí)鐘產(chǎn)生電路的第一控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clkr到電荷域電壓轉(zhuǎn)電荷放大電路的Clkr時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clkr時(shí)鐘輸入端口，時(shí)鐘產(chǎn)生電路的第二控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clks到電荷域電壓轉(zhuǎn)電荷放大電路的Clks時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clks時(shí)鐘輸入端口，時(shí)鐘產(chǎn)生電路的第三控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clk到電荷域電壓轉(zhuǎn)電荷放大電路的Clk時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clk時(shí)鐘輸入端口，時(shí)鐘產(chǎn)生電路的第四控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clkn到電荷域電壓轉(zhuǎn)電荷放大電路的Clkn時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clkn時(shí)鐘輸入端口，時(shí)鐘產(chǎn)生電路的第五控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clkt到電荷域電壓轉(zhuǎn)電荷放大電路的Clkt時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clkt時(shí)鐘輸入端口；

基準(zhǔn)電壓產(chǎn)生電路的第一基準(zhǔn)電壓產(chǎn)生端口輸出基準(zhǔn)電壓1到電荷域電壓轉(zhuǎn)電荷放大電路的基準(zhǔn)電壓1輸入端口和電荷域模數(shù)轉(zhuǎn)換器的基準(zhǔn)電壓1輸入端口，基準(zhǔn)電壓產(chǎn)生電路的第二基準(zhǔn)電壓產(chǎn)生端口輸出基準(zhǔn)電壓2到電荷域電壓轉(zhuǎn)電荷放大電路的基準(zhǔn)電壓2輸入端口和電荷域模數(shù)轉(zhuǎn)換器的基準(zhǔn)電壓2輸入端口，基準(zhǔn)電壓產(chǎn)生電路的第三基準(zhǔn)電壓產(chǎn)生端口輸出基準(zhǔn)電壓3到電荷域模數(shù)轉(zhuǎn)換器的基準(zhǔn)電壓3輸入端口，基準(zhǔn)電壓產(chǎn)生電路的第四基準(zhǔn)電壓產(chǎn)生端口輸出基準(zhǔn)電壓4到電荷域模數(shù)轉(zhuǎn)換器的基準(zhǔn)電壓4輸入端口。

所述的電荷域電壓轉(zhuǎn)電荷放大電路，其特征是包括：第一正端電荷存儲(chǔ)節(jié)點(diǎn)、第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)、第二正端電荷存儲(chǔ)節(jié)點(diǎn)和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)、一個(gè)連接在第一和第二正端電荷存儲(chǔ)節(jié)點(diǎn)之間的正端電荷傳輸控制開關(guān)、一個(gè)連接在第一和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)之間的負(fù)端電荷傳輸控制開關(guān)、連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)的正端電容、連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)的正端容值可編程電容、連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)的負(fù)端電容、連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)的負(fù)端容值可編程電容、連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)的第一正端電壓傳輸開關(guān)、連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)的第二正端電壓傳輸開關(guān)、連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)的第三正端電壓傳輸開關(guān)和連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)的第四正端電壓傳輸開關(guān)、連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)的第一負(fù)端電壓傳輸開關(guān)、連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)的第二負(fù)端電壓傳輸開關(guān)、連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)的第三負(fù)端電壓傳輸開關(guān)和連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)的第四負(fù)端電壓傳輸開關(guān)；

所述電荷域電壓轉(zhuǎn)電荷放大電路的連接關(guān)系為：正端電容的一端連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到電荷傳輸控制時(shí)鐘Clk；正端容值可編程電容的一端連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到電荷傳輸控制時(shí)鐘Clkn；正端電荷傳輸控制開關(guān)的控制端連接到傳輸信號(hào)Clkt，正端電荷傳輸控制開關(guān)兩端連接到第一和第二正端電荷存儲(chǔ)節(jié)點(diǎn)Nip和Nop；第一正端電壓傳輸開關(guān)的一端連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到正電壓輸入端Vip，開關(guān)控制信號(hào)接Clks；第二正端電壓傳輸開關(guān)的一端連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到基準(zhǔn)電壓1，開關(guān)控制信號(hào)接Clkr；第三正端電壓傳輸開關(guān)的一端連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到基準(zhǔn)電壓2，開關(guān)控制信號(hào)接Clkr；第四正端電壓傳輸開關(guān)的一端連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到正端輸出電壓Vop，開關(guān)控制信號(hào)接Clkt；負(fù)端電容的一端連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到電荷傳輸控制時(shí)鐘Clk；負(fù)端容值可編程電容的一端連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到電荷傳輸控制時(shí)鐘Clkn；負(fù)端電荷傳輸控制開關(guān)的控制端連接到傳輸信號(hào)Clkt，負(fù)端電荷傳輸控制開關(guān)兩端連接到第一和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Nin和Non；第一負(fù)端電壓傳輸開關(guān)的一端連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到負(fù)端電壓輸入端Vin，開關(guān)控制信號(hào)接Clks；第二負(fù)端電壓傳輸開關(guān)的一端連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到基準(zhǔn)電壓1，開關(guān)控制信號(hào)接Clkr；第三負(fù)端電壓傳輸開關(guān)的一端連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到基準(zhǔn)電壓2，開關(guān)控制信號(hào)接Clkr；第四負(fù)端電壓傳輸開關(guān)的一端連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到負(fù)端輸出電壓Von，開關(guān)控制信號(hào)接Clkt。

所述電荷域電壓轉(zhuǎn)電荷放大電路，其特征是：在完成一次電壓傳輸處理后，輸入壓和輸出電壓之間的關(guān)系如下：

V_on-V_op＝-[V_in-V_ip]·C₅₀₃/C₅₀₉

其中：C₅₀₃和C₅₀₉分別為正端電容和正端容值可編程電容的電容值。

所述的電荷域電壓轉(zhuǎn)電荷放大電路，其特征在于所述電荷傳輸控制開關(guān)在傳輸電荷時(shí)電荷注入節(jié)點(diǎn)與輸出節(jié)點(diǎn)之間存在一個(gè)電勢差，若電荷以負(fù)電荷形式傳輸則該電勢差為正，若電荷以正電荷形式傳輸則該電勢差為負(fù)。

所述的電荷域電容數(shù)字轉(zhuǎn)換電路，其特征是所述電荷域模數(shù)轉(zhuǎn)換器包括：N級(jí)基于電荷域信號(hào)處理技術(shù)的流水線子級(jí)電路，其用于對(duì)采樣得到的電荷包進(jìn)行各種處理完成模數(shù)轉(zhuǎn)換和余量放大，并將每一個(gè)子級(jí)電路的輸出數(shù)字碼輸入到延時(shí)同步寄存器，且每一個(gè)子級(jí)電路輸出的電荷包進(jìn)入下一級(jí)重復(fù)上述過程；最后一級(jí)(第N+1級(jí))N-bit Flash模數(shù)轉(zhuǎn)換器電路，其將第N級(jí)傳輸過來的電荷包重新轉(zhuǎn)換成電壓信號(hào)，并進(jìn)行最后一級(jí)的模數(shù)轉(zhuǎn)換工作，并將本級(jí)電路的輸出數(shù)字碼輸入到延時(shí)同步寄存器，該級(jí)電路只完成模數(shù)轉(zhuǎn)換，不進(jìn)行余量放大；延時(shí)同步寄存器，其用于對(duì)每個(gè)子流水級(jí)輸出的數(shù)字碼進(jìn)行延時(shí)對(duì)準(zhǔn)，并將對(duì)齊的數(shù)字碼輸入到數(shù)字校正模塊；數(shù)字校正電路模塊，其用于接收同步寄存器的輸出數(shù)字碼，將接收的數(shù)字碼進(jìn)行移位相加，以得到模數(shù)轉(zhuǎn)換器的R位數(shù)字輸出碼；其中N和R均為正整數(shù)。

所述的所述電荷域模數(shù)轉(zhuǎn)換器，其特征是所述電荷域流水線子級(jí)電路包括：2個(gè)本級(jí)電荷傳輸控制開關(guān)、2個(gè)電荷存儲(chǔ)節(jié)點(diǎn)、6個(gè)連接到電荷存儲(chǔ)節(jié)點(diǎn)的電荷存儲(chǔ)電容、M個(gè)電荷比較器，M個(gè)受比較器輸出結(jié)果控制的基準(zhǔn)電荷選擇電路，2M+2個(gè)電壓傳輸開關(guān)，其中M為正整數(shù)。

所述的電荷域流水線子級(jí)電路，其特征是其單端形式包括：一個(gè)電荷傳輸控制開關(guān)，電荷傳輸控制開關(guān)的一端接上一級(jí)電荷域流水線子級(jí)電路的電荷存儲(chǔ)節(jié)點(diǎn)，另一端是本級(jí)電路的電荷存儲(chǔ)節(jié)點(diǎn)，所述本級(jí)電路的電荷存儲(chǔ)節(jié)點(diǎn)分別通過第一電容連接控制時(shí)鐘，通過第二電容連接基準(zhǔn)信號(hào)，同時(shí)還連接到一個(gè)或多個(gè)比較器的輸入端，并通過一個(gè)電壓傳輸開關(guān)連接到基準(zhǔn)電壓，所述基準(zhǔn)信號(hào)由一個(gè)受比較器結(jié)果控制的基準(zhǔn)信號(hào)選擇電路產(chǎn)生；所述電荷域子級(jí)流水線電路除最后一級(jí)的全差分形式由兩組連接方式相同的上述單端形式電荷域子級(jí)流水線電路互補(bǔ)連接構(gòu)成，控制時(shí)鐘的工作相位和單端形式相同。

本發(fā)明的優(yōu)點(diǎn)是：所設(shè)計(jì)的電荷域電容數(shù)字轉(zhuǎn)換電路不使用高增益運(yùn)放，具有低功耗和高速特點(diǎn)。

附圖說明

圖1為現(xiàn)有裝置用以將電感應(yīng)電容轉(zhuǎn)換至電壓的功能方塊圖。

圖2為圖1的較詳細(xì)示意圖。

圖3為現(xiàn)有電阻反饋型電壓放大電路原理示意圖。

圖4為本發(fā)明電荷域電容數(shù)字轉(zhuǎn)換電路結(jié)構(gòu)框圖。

圖5為本發(fā)明電荷域電壓轉(zhuǎn)電荷放大電路原理圖。

圖6為本發(fā)明電荷域電壓轉(zhuǎn)電荷放大電路工作波形圖。

圖7為本發(fā)明電荷域模數(shù)轉(zhuǎn)換器電路框圖。

圖8為本發(fā)明電荷域流水線子級(jí)電路框圖。

具體實(shí)施方式

下面將結(jié)合附圖對(duì)本發(fā)明優(yōu)選實(shí)施方案進(jìn)行詳細(xì)說明。

參見圖4所示，一種電荷域電容數(shù)字轉(zhuǎn)換電路，包括基準(zhǔn)電壓產(chǎn)生電路、電荷域模數(shù)轉(zhuǎn)換器、電荷域電壓轉(zhuǎn)電荷放大電路和時(shí)鐘產(chǎn)生電路。

圖4所示電路的連接關(guān)系為：電荷域電壓轉(zhuǎn)電荷放大電路將接收到的差分電壓信號(hào)Vip和Vin進(jìn)行放大處理得到Qop和Qon并輸出到電荷域模數(shù)轉(zhuǎn)換器的差分模擬電荷輸入端；電荷域模數(shù)轉(zhuǎn)換器將接收到的差分電荷進(jìn)行轉(zhuǎn)換得到數(shù)字量化碼；

時(shí)鐘產(chǎn)生電路的第一控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clkr到電荷域電壓轉(zhuǎn)電荷放大電路的Clkr時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clkr時(shí)鐘輸入端口，時(shí)鐘產(chǎn)生電路的第二控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clks到電荷域電壓轉(zhuǎn)電荷放大電路的Clks時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clks時(shí)鐘輸入端口，時(shí)鐘產(chǎn)生電路的第三控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clk到電荷域電壓轉(zhuǎn)電荷放大電路的Clk時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clk時(shí)鐘輸入端口，時(shí)鐘產(chǎn)生電路的第四控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clkn到電荷域電壓轉(zhuǎn)電荷放大電路的Clkn時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clkn時(shí)鐘輸入端口，時(shí)鐘產(chǎn)生電路的第五控制信號(hào)產(chǎn)生端口輸出時(shí)鐘Clkt到電荷域電壓轉(zhuǎn)電荷放大電路的Clkt時(shí)鐘輸入端口和電荷域模數(shù)轉(zhuǎn)換器的Clkt時(shí)鐘輸入端口；

基準(zhǔn)電壓產(chǎn)生電路的第一基準(zhǔn)電壓產(chǎn)生端口輸出基準(zhǔn)電壓1到電荷域電壓轉(zhuǎn)電荷放大電路的基準(zhǔn)電壓1輸入端口和電荷域模數(shù)轉(zhuǎn)換器的基準(zhǔn)電壓1輸入端口，基準(zhǔn)電壓產(chǎn)生電路的第二基準(zhǔn)電壓產(chǎn)生端口輸出基準(zhǔn)電壓2到電荷域電壓轉(zhuǎn)電荷放大電路的基準(zhǔn)電壓2輸入端口和電荷域模數(shù)轉(zhuǎn)換器的基準(zhǔn)電壓2輸入端口，基準(zhǔn)電壓產(chǎn)生電路的第三基準(zhǔn)電壓產(chǎn)生端口輸出基準(zhǔn)電壓3到電荷域模數(shù)轉(zhuǎn)換器的基準(zhǔn)電壓3輸入端口，基準(zhǔn)電壓產(chǎn)生電路的第四基準(zhǔn)電壓產(chǎn)生端口輸出基準(zhǔn)電壓4到電荷域模數(shù)轉(zhuǎn)換器的基準(zhǔn)電壓4輸入端口。

圖5所示為本發(fā)明電荷域電壓轉(zhuǎn)電荷放大電路原理圖。電荷域電壓轉(zhuǎn)電荷放大電路包括：第一正端電荷存儲(chǔ)節(jié)點(diǎn)Nip、第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Nin、第二正端電荷存儲(chǔ)節(jié)點(diǎn)Nop和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Non、一個(gè)連接在第一和第二正端電荷存儲(chǔ)節(jié)點(diǎn)Nip和Nop之間的正端電荷傳輸控制開關(guān)501、一個(gè)連接在第一和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Nin和Non之間的負(fù)端電荷傳輸控制開關(guān)502、連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)Nip的正端電容503、連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)Nop的正端容值可編程電容509、連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Nin的負(fù)端電容504、連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Non的負(fù)端容值可編程電容510、連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)Nip的第一正端電壓傳輸開關(guān)505、連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)Nip的第二正端電壓傳輸開關(guān)507、連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)Nop的第三正端電壓傳輸開關(guān)513和連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)Nop的第四正端電壓傳輸開關(guān)511、連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Nin的第一負(fù)端電壓傳輸開關(guān)506、連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Nin的第二負(fù)端電壓傳輸開關(guān)508、連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Non的第三負(fù)端電壓傳輸開關(guān)514和連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Non的第四負(fù)端電壓傳輸開關(guān)512。

上述電路的連接關(guān)系為：正端電容的一端連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到電荷傳輸控制時(shí)鐘Clk；正端容值可編程電容的一端連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到電荷傳輸控制時(shí)鐘Clkn；正端電荷傳輸控制開關(guān)的控制端連接到傳輸信號(hào)Clkt，正端電荷傳輸控制開關(guān)兩端連接到第一和第二正端電荷存儲(chǔ)節(jié)點(diǎn)Nip和Nop；第一正端電壓傳輸開關(guān)的一端連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到正電壓輸入端Vip，開關(guān)控制信號(hào)接Clks；第二正端電壓傳輸開關(guān)的一端連接到第一正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到基準(zhǔn)電壓1，開關(guān)控制信號(hào)接Clkr；第三正端電壓傳輸開關(guān)的一端連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到基準(zhǔn)電壓2，開關(guān)控制信號(hào)接Clkr；第四正端電壓傳輸開關(guān)的一端連接到第二正端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到正端輸出電壓Vop，開關(guān)控制信號(hào)接Clkt；負(fù)端電容的一端連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到電荷傳輸控制時(shí)鐘Clk；負(fù)端容值可編程電容的一端連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到電荷傳輸控制時(shí)鐘Clkn；負(fù)端電荷傳輸控制開關(guān)的控制端連接到傳輸信號(hào)Clkt，負(fù)端電荷傳輸控制開關(guān)兩端連接到第一和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Nin和Non；第一負(fù)端電壓傳輸開關(guān)的一端連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到負(fù)端電壓輸入端Vin，開關(guān)控制信號(hào)接Clks；第二負(fù)端電壓傳輸開關(guān)的一端連接到第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到基準(zhǔn)電壓1，開關(guān)控制信號(hào)接Clkr；第三負(fù)端電壓傳輸開關(guān)的一端連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到基準(zhǔn)電壓2，開關(guān)控制信號(hào)接Clkr；第四負(fù)端電壓傳輸開關(guān)的一端連接到第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)，另一端連接到負(fù)端輸出電壓Von，開關(guān)控制信號(hào)接Clkt。

圖6所示圖5所示電路的工作時(shí)序控制波形示意圖?？刂茣r(shí)鐘Clk和Clkn為相位相反時(shí)鐘，開關(guān)控制信號(hào)Clkr、Clks和Clkt為相位不交疊時(shí)鐘。

在t0時(shí)刻以前，所有電荷存儲(chǔ)節(jié)點(diǎn)上存儲(chǔ)著各自獨(dú)立的電荷，所有電壓傳輸開關(guān)和電荷傳輸控制開關(guān)均處于關(guān)閉狀態(tài)，電路處于未啟動(dòng)。

當(dāng)t0時(shí)刻到來時(shí)，Clkr的狀態(tài)發(fā)生變化，Clkr由低電平向高電平切換，第一正端電壓傳輸開關(guān)507、第三正端電壓傳輸開關(guān)511、第一負(fù)端電壓傳輸開關(guān)508和第三負(fù)端電壓傳輸開關(guān)512導(dǎo)通；第一正端電荷存儲(chǔ)節(jié)點(diǎn)Nip被第一正端電壓傳輸開關(guān)復(fù)位到基準(zhǔn)電壓1 Vr1；第二正端電荷存儲(chǔ)節(jié)點(diǎn)Nop被第三正端電壓傳輸開關(guān)復(fù)位到基準(zhǔn)電壓2 Vr2；第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Nin被第一負(fù)端電壓傳輸開關(guān)復(fù)位到基準(zhǔn)電壓1 Vr1；第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Non被第三負(fù)端電壓傳輸開關(guān)復(fù)位到基準(zhǔn)電壓2 Vr2。

當(dāng)t1時(shí)刻到來時(shí)，Clkr和Clks的狀態(tài)發(fā)生變化，Clkr變?yōu)榈碗娖?，Clks由低電平向高電平切換；第一正端電壓傳輸開關(guān)507、第三正端電壓傳輸開關(guān)511、第一負(fù)端電壓傳輸開關(guān)508和第三負(fù)端電壓傳輸開關(guān)512關(guān)斷，第二正端和負(fù)端電壓傳輸開關(guān)導(dǎo)通；第一正端電荷存儲(chǔ)節(jié)點(diǎn)Nip被第二正端電壓傳輸開關(guān)連接到輸入電壓Vip；第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)Nin被第二負(fù)端電壓傳輸開關(guān)連接到輸入電壓Vin；第二正端和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)No保持Vr2不變。

當(dāng)t2時(shí)刻到來時(shí)，控制時(shí)鐘Clks、Clk和Clkn的狀態(tài)發(fā)生變化，Clks變?yōu)榈碗娖?，Clkn由低電平向高電平切換，Clk由高電平向低電平切換，此時(shí)由于各電荷存儲(chǔ)節(jié)點(diǎn)上連接的電容上所存儲(chǔ)電荷不會(huì)發(fā)生突變，所有電荷存儲(chǔ)節(jié)點(diǎn)上的電壓就會(huì)發(fā)生階躍變化，第一正端和第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)上的電壓被拉低，而第二正端和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)上的電壓被拉高，由于此時(shí)電荷存儲(chǔ)節(jié)點(diǎn)上的電荷不存在泄放通路，第一正端和第二正端電荷存儲(chǔ)節(jié)點(diǎn)上的電壓將保持不變并且存在一個(gè)明顯的電壓差，第一負(fù)端和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)上的電壓將保持不變并且也存在一個(gè)明顯的電壓差。

當(dāng)t3時(shí)刻到來時(shí)，電荷傳輸控制開關(guān)的開關(guān)控制信號(hào)Clkt變?yōu)楦唠娖?，電荷傳輸控制開關(guān)301導(dǎo)通，第一正端和第二正端電荷存儲(chǔ)節(jié)點(diǎn)間便存在一個(gè)電荷泄放通路，第一負(fù)端和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)間便存在一個(gè)電荷泄放通路，由于此時(shí)電荷存儲(chǔ)節(jié)點(diǎn)上的電壓存在一個(gè)明顯的電壓差，即V_Nip小于V_Nop，V_Nin小于V_Non，該電壓差的存在會(huì)導(dǎo)致存儲(chǔ)節(jié)點(diǎn)之間產(chǎn)生感生電場，導(dǎo)致電荷存儲(chǔ)節(jié)點(diǎn)上存儲(chǔ)的電荷在感生電場的作用下發(fā)生轉(zhuǎn)移，假設(shè)電荷以電子的形式運(yùn)動(dòng)，則會(huì)引起第一正端和第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)的電壓升高，第二正端和第二負(fù)端電荷存儲(chǔ)節(jié)的電壓降低，隨著電荷的不斷轉(zhuǎn)移兩電荷存儲(chǔ)節(jié)點(diǎn)之間的電壓差不斷減小，引起電荷存儲(chǔ)節(jié)點(diǎn)之間的感生電場逐漸減小，電荷轉(zhuǎn)移速度不斷降低，電壓變化速率也隨之降低，若兩個(gè)電荷傳輸控制開關(guān)一直導(dǎo)通，則該電荷傳輸轉(zhuǎn)移過程將會(huì)一直持續(xù)，直到電荷存儲(chǔ)節(jié)點(diǎn)Nip和Nop以及Nin和Non之間的電壓相等，感生電場為0。

隨著t4時(shí)刻的到來，Clkt變?yōu)榈碗娖?，電荷傳輸控制開關(guān)關(guān)斷，電荷存儲(chǔ)節(jié)點(diǎn)之間存在電荷泄放通路被斷開，電荷存儲(chǔ)節(jié)點(diǎn)之間的電荷轉(zhuǎn)移工作結(jié)束。由于不存在泄放通路，電荷存儲(chǔ)節(jié)點(diǎn)上的電壓將保持不變。電荷由第一正端和第一負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)向第二正端和第二負(fù)端電荷存儲(chǔ)節(jié)點(diǎn)的傳輸工作完成。

上述過程中，若電荷傳輸過程中沒有損失，假設(shè)正端電容和正端容值可編程電容的電容值分別為C₅₀₃和C₅₀₉，根據(jù)電荷守恒定理，t₁到t₄之間電荷有效傳輸，計(jì)算C₅₀₃上傳出的電荷QS。

Q_S＝C₅₀₉·(V_op-V_P)＝[(V_r1-V_ip)-(V_S-V_L)]·C₅₀₃ (1)

經(jīng)整理后，可得：

Q_S＝-V_ip·C₅₀₃+Q_T (2)

其中，Q_T＝(V_L+V_r1-V_S)·C₅₀₃，V_L、V_P和V_S均為固定電壓，V_L為t3時(shí)刻前Nip點(diǎn)的電壓，V_P為t3時(shí)刻前Nop點(diǎn)的電壓；V_S為t4時(shí)刻N(yùn)ip點(diǎn)的電壓。在電路完成設(shè)計(jì)之后，忽略基準(zhǔn)電壓變化帶來的擾動(dòng)，Q_T為一個(gè)常數(shù)。對(duì)公式(2)進(jìn)行差分處理后，由于電路結(jié)構(gòu)為差分結(jié)構(gòu)，正端電容和負(fù)端電容的容值大小相等，正端和負(fù)端容值可編程電容的電容值也相等，Q_T將被消去，得到下式：

Q_S,diff＝-[V_in-V_ip]·C₅₀₃ (3)

V_on-V_op＝-[V_in-V_ip]·C₅₀₃/C₅₀₉ (4)

電壓傳輸完成之后，輸出電壓與輸入電壓的關(guān)系同樣為放大系數(shù)為-C₅₀₃/C₅₀₉的線性關(guān)系。

如圖7所示，本發(fā)明設(shè)計(jì)的電荷域模數(shù)轉(zhuǎn)換器包括：N級(jí)基于電荷域信號(hào)處理技術(shù)的流水線子級(jí)電路、最后一級(jí)(第N+1級(jí))N-bit Flash模數(shù)轉(zhuǎn)換器電路、延時(shí)同步寄存器和數(shù)字校正電路模塊。另外工作模式控制模塊也是模數(shù)轉(zhuǎn)換器工作所必須的輔助工作模塊，該模塊未在圖中標(biāo)識(shí)出來。

圖7中電路基本工作原理如下：差分輸入電荷包Qop和Qon，當(dāng)?shù)谝患?jí)流水線子級(jí)電路的電荷傳輸控制開關(guān)打開時(shí)，該電荷包被傳輸?shù)降谝患?jí)流水線子級(jí)電路；流水線子級(jí)電路接收電荷包完成之后立即將該電荷包同基準(zhǔn)信號(hào)進(jìn)行比較量化，得到本級(jí)的k1位量化輸出數(shù)字碼，本級(jí)比較器的k1位量化輸出數(shù)字碼將輸出到延時(shí)同步寄存器，量化輸出數(shù)字碼還將會(huì)控制本級(jí)基準(zhǔn)信號(hào)對(duì)電荷包進(jìn)行相應(yīng)大小的加減處理，得到本級(jí)的大小為Qp1－Qn1余量電荷包，在時(shí)鐘相位切換之后，本級(jí)電路的余量電荷包通過下一級(jí)的電荷傳輸控制開關(guān)進(jìn)入第二級(jí)子級(jí)電路并且重復(fù)上述過程，產(chǎn)生k2位量化輸出數(shù)字碼輸出到延時(shí)同步寄存器；以次類推，當(dāng)?shù)贜級(jí)子級(jí)流水線電路完成本級(jí)轉(zhuǎn)換工作時(shí)將得到大小為Qpn－Qnn的余量電荷包，并產(chǎn)生kn位量化輸出數(shù)字碼輸出到延時(shí)同步寄存器；當(dāng)?shù)贜級(jí)子級(jí)電路的大小為Qpn－Qnn的余量電荷包通過電荷傳輸控制開關(guān)量傳輸?shù)阶詈笠患?jí)(第N+1級(jí))N-bit Flash模數(shù)轉(zhuǎn)換器電路時(shí)，該級(jí)電路將對(duì)接收到的電荷包進(jìn)行最后一級(jí)的模數(shù)轉(zhuǎn)換工作，并將本級(jí)電路的kn+1位輸出數(shù)字碼輸入到延時(shí)同步寄存器，不過該級(jí)電路只完成模數(shù)轉(zhuǎn)換，不進(jìn)行余量處理；延時(shí)同步寄存器，對(duì)每個(gè)子流水級(jí)輸出的數(shù)字碼進(jìn)行延時(shí)對(duì)準(zhǔn)，并將對(duì)齊的數(shù)字碼輸入到數(shù)字校正模塊，其中第一級(jí)輸出的k1位量化輸出數(shù)字碼將延時(shí)N個(gè)時(shí)鐘周期，第二級(jí)輸出的k2位量化輸出數(shù)字碼將延時(shí)N－1個(gè)時(shí)鐘周期，以此類推，第N級(jí)輸出的k1位量化輸出數(shù)字碼將延時(shí)1個(gè)時(shí)鐘周期，最后一級(jí)輸出不延時(shí)；數(shù)字校正電路模塊將接收同步寄存器的輸出數(shù)字碼，并對(duì)接收的數(shù)字碼進(jìn)行移位相加，以得到模數(shù)轉(zhuǎn)換器的R位數(shù)字輸出碼；其中N為正整數(shù)。

圖7中電荷域模數(shù)轉(zhuǎn)換器電路中相鄰兩級(jí)子級(jí)電路的工作受兩組多相時(shí)鐘的控制，工作狀態(tài)完全互補(bǔ)，并且子級(jí)電路的級(jí)數(shù)和每級(jí)電路的位數(shù)k均可靈活調(diào)整。例如對(duì)于R＝14的14位模數(shù)轉(zhuǎn)換器，可以采用12級(jí)1.5bit/級(jí)+1級(jí)2bit Flash共13級(jí)的結(jié)構(gòu)，也可以采用4級(jí)2.5bit/級(jí)+3級(jí)1.5bit/級(jí)+1級(jí)3bit Flash共8級(jí)的結(jié)構(gòu)。

本發(fā)明設(shè)計(jì)的電荷域模數(shù)轉(zhuǎn)換器包括以下內(nèi)容：N級(jí)基于電荷域信號(hào)處理技術(shù)的電荷域流水線子級(jí)電路，其用于對(duì)采樣得到的電荷包進(jìn)行各種處理完成模數(shù)轉(zhuǎn)換和余量放大，并將每一個(gè)子級(jí)電路的輸出數(shù)字碼輸入到延時(shí)同步寄存器，且每一個(gè)子級(jí)電路輸出的電荷包進(jìn)入下一級(jí)重復(fù)上述過程；最后一級(jí)(第N+1級(jí))N-bit Flash模數(shù)轉(zhuǎn)換器電路，其將第N級(jí)傳輸過來的電荷包重新轉(zhuǎn)換成電壓信號(hào)，并進(jìn)行最后一級(jí)的模數(shù)轉(zhuǎn)換工作，并將本級(jí)電路的輸出數(shù)字碼輸入到延時(shí)同步寄存器，該級(jí)電路只完成模數(shù)轉(zhuǎn)換，不進(jìn)行余量放大；延時(shí)同步寄存器，其用于對(duì)每個(gè)子流水級(jí)輸出的數(shù)字碼進(jìn)行延時(shí)對(duì)準(zhǔn)，并將對(duì)齊的數(shù)字碼輸入到數(shù)字校正模塊；數(shù)字校正電路模塊，其用于接收同步寄存器的輸出數(shù)字碼，將接收的數(shù)字碼進(jìn)行移位相加，以得到模數(shù)轉(zhuǎn)換器的R位數(shù)字輸出碼。

圖8所示即為電荷域流水線子級(jí)電路原理圖。電路由全差分的信號(hào)處理通道構(gòu)成，整個(gè)電路包括：2個(gè)本級(jí)電荷傳輸控制開關(guān)、2個(gè)電荷存儲(chǔ)節(jié)點(diǎn)、6個(gè)連接到電荷存儲(chǔ)節(jié)點(diǎn)的電荷存儲(chǔ)電容、M個(gè)電荷比較器，M個(gè)受比較器輸出結(jié)果控制的基準(zhǔn)信號(hào)選擇電路，2M+2個(gè)電壓傳輸開關(guān)，其中M為正整數(shù)。電路正常工作時(shí)，前級(jí)差分電荷包首先通過電荷傳輸控制開關(guān)傳輸并存儲(chǔ)在本級(jí)電荷存儲(chǔ)節(jié)點(diǎn)，比較器對(duì)差分電荷包輸入所引起的節(jié)點(diǎn)之間的電壓差變化量與基準(zhǔn)電壓3和基準(zhǔn)電壓4進(jìn)行比較，得到本級(jí)N位量化輸出數(shù)字碼D1～DM；數(shù)字輸出碼D1～DM將輸出到延時(shí)同步寄存器，同時(shí)D1～DM還將會(huì)分別控制本級(jí)的基準(zhǔn)信號(hào)選擇電路，使它們分別產(chǎn)生一對(duì)互補(bǔ)的基準(zhǔn)信號(hào)分別控制本級(jí)正負(fù)端電荷加減電容底板，對(duì)由前級(jí)傳輸?shù)奖炯?jí)的差分電荷包進(jìn)行相應(yīng)大小的加減處理，得到本級(jí)差分余量電荷包；最后，電路完成本級(jí)差分余量電荷包由本級(jí)向下一級(jí)傳輸，基準(zhǔn)電壓2對(duì)本級(jí)差分電荷存儲(chǔ)節(jié)點(diǎn)進(jìn)行復(fù)位，完成電荷域流水線子級(jí)電路一個(gè)完整時(shí)鐘周期的工作。

圖8中可以看出本發(fā)明電荷域流水線子級(jí)電路除，其單端形式包括：一個(gè)電荷傳輸控制開關(guān)，電荷傳輸控制開關(guān)的一端接上一級(jí)電荷域流水線子級(jí)電路的電荷存儲(chǔ)節(jié)點(diǎn)，另一端是本級(jí)電路的電荷存儲(chǔ)節(jié)點(diǎn)，所述本級(jí)電路的電荷存儲(chǔ)節(jié)點(diǎn)分別通過第一電容連接控制時(shí)鐘，通過第二電容連接基準(zhǔn)信號(hào)，同時(shí)還連接到一個(gè)或多個(gè)比較器的輸入端，并通過一個(gè)電壓傳輸開關(guān)連接到基準(zhǔn)電壓，所述基準(zhǔn)信號(hào)由一個(gè)受比較器結(jié)果控制的基準(zhǔn)信號(hào)選擇電路產(chǎn)生；所述電荷域子級(jí)流水線電路除最后一級(jí)的全差分形式由兩組連接方式相同的上述單端形式電荷域子級(jí)流水線電路互補(bǔ)連接構(gòu)成，控制時(shí)鐘的工作相位和單端形式相同。

對(duì)于圖7中本發(fā)明設(shè)計(jì)的電荷域流水線模數(shù)轉(zhuǎn)換器的最后一級(jí)(第N+1級(jí))基于電荷域信號(hào)處理技術(shù)的流水線子級(jí)電路N-bit Flash模數(shù)轉(zhuǎn)換器電路，該子級(jí)電路將只需對(duì)接收到的電荷包進(jìn)行最后一級(jí)的模數(shù)轉(zhuǎn)換工作，并將本級(jí)電路輸出數(shù)字碼輸入到延時(shí)同步寄存器，而不進(jìn)行余量處理。去掉圖8中的基準(zhǔn)信號(hào)選擇電路和受基準(zhǔn)信號(hào)選擇電路控制的4個(gè)電容即可。

本發(fā)明中所述電荷域電壓轉(zhuǎn)電荷放大電路的正端輸出電壓Vop端口即為電荷域模數(shù)轉(zhuǎn)換器的Qop端口，負(fù)端輸出電壓Von即為電荷域模數(shù)轉(zhuǎn)換器的Qon端口。本發(fā)明中所述的電荷傳輸控制開關(guān)可以采用發(fā)明號(hào)為201010291245.6的發(fā)明專利中所述的實(shí)施方式來實(shí)現(xiàn)，所述的電壓傳輸開關(guān)可以采用通用MOS管或者BJT開關(guān)實(shí)現(xiàn)。本發(fā)明中所述的電荷比較器發(fā)明號(hào)為201010259903.3的發(fā)明專利中所述的實(shí)施方式來實(shí)現(xiàn)。

以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。