一種電壓轉(zhuǎn)換電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型實施例涉及電路技術(shù)，尤其涉及一種電壓轉(zhuǎn)換電路。
【背景技術(shù)】
[0002]電壓轉(zhuǎn)換電路被用于將信號的電壓從一個模擬電壓范圍轉(zhuǎn)換到另一個模擬電壓范圍。
[0003]但是，現(xiàn)有技術(shù)會出現(xiàn)電壓不穩(wěn)定的問題，需要解決。
【實用新型內(nèi)容】
[0004]本實用新型提供一種電壓轉(zhuǎn)換電路，以輸出穩(wěn)定的目標電壓。
[0005]本實用新型實施例提供一種電壓轉(zhuǎn)換電路，包括:一階電荷栗，包括輸入端、輸出端、正向時鐘控制端和反向時鐘控制端，所述一階電荷栗用于在正向時鐘控制端和反向時鐘控制端所提供時鐘信號的控制下，形成輸出電壓從所述輸出端輸出，為負載提供電壓；負反饋環(huán)路，包括電源端、電壓反饋端和反饋輸出端，所述電壓反饋端與所述一階電荷栗的輸出端相連，用于根據(jù)所述輸出電壓調(diào)整所述電源端輸入的源電壓，以形成反饋電壓，從所述反饋輸出端輸出至所述一階電荷栗的輸入端。
[0006]所述電壓轉(zhuǎn)換電路還包括時鐘信號發(fā)生器，所述時鐘信號發(fā)生器的輸入端與一振蕩器的輸出端相連，輸出端與所述一階電荷栗的時鐘控制端相連，用于調(diào)整時鐘信號的幅值。
[0007]所述一階電荷栗包括:第一 N溝道金屬氧化物半導體型場效應管NM0S，第一 P溝道金屬氧化物半導體型場效應管PM0S，第二 PMOS管，第三PMOS管，第一電容和第二電容。其中，所述第一 NMOS管的漏極為所述一階電荷栗的輸入端，柵極為正向時鐘控制端，源極通過第一電容與反向時鐘控制端連接，并與所述第一 PMOS管的源極相連接；所述第一 PMOS管的柵極通過第二電容與正向時鐘控制端相連接，漏極為所述一階電荷栗的輸出端；所述第二 PMOS管的柵極和源極與所述第一 PMOS管的柵極相連接，漏極與所述一階電荷栗的輸出端相連接；所述第三PMOS管的柵極和漏極與所述一階電荷栗的輸出端相連接，源極與所述第一 PMOS管的柵極相連接。
[0008]所述負反饋環(huán)路包括第二 NMOS管，第三NMOS管，第四NMOS管，第四PMOS管，第五PMOS管，第六PMOS管和第三電阻。其中，所述第二 NMOS管的柵極為負反饋環(huán)路的電壓反饋端，通過第一電阻與所述一階電荷栗的輸出端相連接，并通過第二電阻接地，漏極分別與所述第五PMOS管的漏極和柵極相連接；所述第五PMOS管的源極與電源端連接；所述第六PMOS管和所述第三NMOS管分別與所述第五PMOS管和所述第二 NMOS管成鏡像連接；所述第四PMOS管的源極與電源端相連接，柵極與所述第三NMOS管的漏極連接，漏極為負反饋環(huán)路的反饋輸出端，通過第三電阻接地；所述第四NMOS管的漏極分別與所述第三NMOS管的源極和所述第二 NMOS管源極相連接，源極接地。
[0009]所述時鐘信號發(fā)生器包括第一反相器、第二反相器、第三反相器、第四反相器和第五反相器。其中所述第一反相器、第二反相器和第三反相器依次串聯(lián)連接；所述第四反相器和第五反相器串聯(lián)后與所述第一反相器、第二反相器和第三反相器并聯(lián)。
[0010]本實用新型實施例提供的電壓轉(zhuǎn)換電路，通過負反饋環(huán)路控制一階電荷栗的輸入電壓以及時鐘信號的幅值，將一階電荷栗的輸入端電壓傳遞到輸出端，從而形成穩(wěn)定的輸出電壓。
【附圖說明】
[0011]圖1是本實用新型實施例一提供的一種電壓轉(zhuǎn)換電路圖；
[0012]圖2是本實用新型實施例二提供的時鐘信號發(fā)生器的電路圖；
[0013]圖3是本實用新型實施例二提供的時鐘控制信號CLKB和CLK的波形以及相對應的netl和VDDP處的電壓波形。
【具體實施方式】
[0014]下面結(jié)合附圖和實施例對本實用新型作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本實用新型，而非對本實用新型的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本實用新型相關(guān)的部分而非全部結(jié)構(gòu)。
[0015]實施例一
[0016]圖1為本實用新型實施例一提供的一種電壓轉(zhuǎn)換電路圖，本實施例適用于負載需要變化范圍窄的供電電壓的情況。本實施例提供的一種電壓轉(zhuǎn)換電路圖，如圖1所示，包括:一階電荷栗110和負反饋環(huán)路120。
[0017]—階電荷栗110包括輸入端、輸出端、正向時鐘控制端(CLKB)和反向時鐘控制端(CLK)，所述一階電荷栗用于在正向時鐘控制端和反向時鐘控制端所提供時鐘信號的控制下，形成輸出電壓從所述輸出端輸出，為負載提供電壓。
[0018]負反饋環(huán)路120包括電源端、電壓反饋端和反饋輸出端，所述電壓反饋端與所述一階電荷栗的輸出端相連，用于根據(jù)所述輸出電壓調(diào)整所述電源端輸入的源電壓，以形成反饋電壓，從所述反饋輸出端輸出至所述一階電荷栗的輸入端。
[0019]本實施例的技術(shù)方案，可通過時鐘信號和負反饋環(huán)路，將基礎(chǔ)電壓的變化進行反向的反饋，這樣使得輸出電壓穩(wěn)定在基礎(chǔ)電壓附近。
[0020]為實現(xiàn)上述功能可采用如圖1所示的具體電路結(jié)構(gòu)。
[0021]所述一階電荷栗110包括:第一 N溝道金屬氧化物半導體型場效應管(NMOS)NI，第一 P溝道金屬氧化物半導體型場效應管(PMOS) Pl，第二 PMOS管P2，第三PMOS管P3，第一電容Cl和第二電容C2 ；
[0022]其中，所述第一 NMOS管的漏極為所述一階電荷栗的輸入端，柵極為正向時鐘控制端，源極通過第一電容與反向時鐘控制端連接，并與所述第一 PMOS管的源極相連接；所述第一 PMOS管的柵極通過第二電容與正向時鐘控制端相連接，漏極為所述一階電荷栗的輸出端；所述第二 PMOS管的柵極和源極與所述第一 PMOS管的柵極相連接，漏極與所述一階電荷栗的輸出端相連接；所述第三PMOS管的柵極和漏極與所述一階電荷栗的輸出端相連接，源極與所述第一 PMOS管的柵極相連接。
[0023]所述負反饋環(huán)路120包括第二 NMOS管N2，第三NMOS管N3，第四NMOS管N4，第四PMOS管P4，第五PMOS管P5，第六PMOS管P6和第三電阻R3 ；
[0024]其中，所述第二 NMOS管的柵極為負反饋環(huán)路的電壓反饋端(REGLEVEL)，通過第一電阻(Rl)與所述一階電荷栗的輸出端相連接，并通過第二電阻(R2)接地，漏極分別與所述第五PMOS管的漏極和柵極相連接；所述第五PMOS管的源極與電源端連接；所述第六PMOS管和所述第三NMOS管分別與所述第五PMOS管和所述第二 NMOS管成鏡像連接；所述第四PMOS管的源極與電源端相連接，柵極與所述第三NMOS管的漏極連接，漏極為負反饋環(huán)路的反饋輸出端，通過第三電阻接地；所述第四NMOS管的漏極分別與所述第三NMOS管的源極和所述第二 NMOS管源極相連接，源極接地。
[0025]其中，VDDP是所述一階電荷栗的輸出電壓，也即目標電壓，可以根據(jù)實際需要進行設(shè)定，如圖1所示，VDDP = VREF* (R1+R2) /R2，通過調(diào)節(jié)VREF、R1或者R2都可以對VDDP進行調(diào)節(jié)。為了更清楚地描述所述負反饋環(huán)路的工作原理，假設(shè)輸出電壓VDDP低于目標電壓，如圖1所示，REGLEVEL的電壓降低，N2的導通能力減弱，net3電壓升高，net3電壓升高P6的導通能力下降，N3導通能力增大(BIAS控制的N4可看成電流源，流過它的電流值不變，等于流過N2和N3的電流和不變，N2的電流小了，N3自然就大了)，則net4電壓下降(N3對net4抽取電荷的能力大于P