本申請涉及混頻器領域，具體而言，涉及一種混頻器。

背景技術：

混頻器是無線通信系統(tǒng)中非常重要的電路單元，使用本振信號，混頻器可以將射頻信號下變頻到中頻，也可以將中頻信號上變頻到射頻。

混頻器分為有源混頻器和無源混頻器，無源混頻器因為其高線性度，低功耗，以及優(yōu)越的低頻噪聲性能在通信系統(tǒng)中被廣泛使用。

為了分析混頻器線性度好壞的影響因素，首先簡要介紹無源混頻器的工作原理。如圖1(a)所示(圖中rl為負載電阻)，當本振信號(lo信號)接近理想方波時，混頻器中的電流換向晶體管對能夠被快速地打開和關斷，可以等效為理想開關s，射頻信號vrf(rf信號)以本振信號的頻率flo周期性由射頻端(即vrf端)傳輸?shù)街蓄l端(即vif端)。

方波由基頻正弦波及其各奇數(shù)階諧波組成，實際電路中，由于非理想性，本振信號更接近正弦波?；祛l器在實際工作中存在3個工作狀態(tài)：當差分正弦波電平接近時，混頻器的電流換向晶體管對處于同時打開(onoverlap)或同時關閉(offoverlap)，其余時間處于一個打開而另一個關閉的狀態(tài)。如圖1(b)所示，當輸入的本振信號(這里是電壓信號)與電流換向晶體管對的柵極直流偏置電平vg的疊加電壓vlo(圖中的曲線表示vlo的變化示意圖)滿足vlo≥vb+vth時，如圖1(b)中的時間t內，電流換向晶體管對處于同時打開工作模式；當vlo<vb+vth時，電流換向晶體管對處于同時關閉模式。為避免電流換向晶體管對同時關閉時，輸入端出現(xiàn)大擺幅，無源混頻器工作在電流換向晶體管對同時打開模式更為有利?？刂齐娏鲹Q向晶體管對的導通時間有助于提高混頻器的線性度。

在接收機中，混頻器處于射頻前端的最后一級，直接影響了整個接收機的線性度性能。在零中頻接收機中，由于二階交調信號位于中頻信號附近，在基帶電路中產(chǎn)生直流失調電平，混頻器的二階線性度將直接影響中頻解調。

在全雙工通信系統(tǒng)中，接收機和發(fā)射機通常同時工作，且發(fā)射和接收通常通過耦合器02等共用一個天線01，能量很強的發(fā)射信號通過耦合器02會泄露到接收機中，在有用信號附近形成很強的干擾信號。如圖2所示，雖然耦合器02會對發(fā)射信號產(chǎn)生衰減，但接收信號相比泄露信號仍然很弱，低噪聲放大器03(lna)會對有用信號和干擾信號同時放大，且干擾信號通常為調制信號，當信號通過混頻器04時，由于混頻器04的非線性(非線性分量越小，線性度越好)，干擾信號在中頻輸出端產(chǎn)生直流失調電壓，進一步惡化混頻器04的線性度，使后級電路飽和，影響接收機解調。為解決此問題，通常在接收機中低噪聲放大器03和混頻器04之間插入一個片外的聲表面濾波器(sawfilter)來濾掉這個干擾信號，但聲表面濾波器成本高且難以集成。因此，提高混頻器的線性度，避免發(fā)射機信號泄露進一步惡化混頻器的線性度一直是零中頻接收機中的技術難題，圖中的發(fā)射信號由功率放大器05(pa)產(chǎn)生，經(jīng)過耦合器02進入到低噪聲放大器03中。

因此，為了避免影響接收機的解調，需要提高混頻器的線性度。而線性度好壞的一個衡量標準是二階線性度，即二階交調信號的強弱，二階交調信號越弱則表明混頻器的二階線性度越好，線性度越好。

為提高混頻器的線性度，首先需要了解無源混頻器二階交調信號im2主要的產(chǎn)生機理。im2產(chǎn)生原因非常復雜，下面簡述其最重要的幾點：

(1)當前級跨導和混頻器射頻輸入直流耦合時，電流換向晶體管對的不對稱將使跨導級產(chǎn)生的im2，直接泄露到輸出端，惡化混頻器的線性度。

(2)本振信號(lo信號)能量很強，lo信號通過寄生電容泄露到rf端，形成lo信號自混頻，在中頻輸出端產(chǎn)生直流分量。類似地，射頻信號(rf信號)泄露到本振端也會在中頻端產(chǎn)生二階交調信號。當混頻器使用雙平衡架構且嚴格對稱時，差分特性會使輸入端和輸出端抵消共模分量，但混頻器出現(xiàn)失配時，二階交調信號將出現(xiàn)在中頻端，影響基帶解調工作。

(3)制作工藝的偏差，版圖布局和本振信號的不完全對稱，使混頻器電流換向晶體管產(chǎn)生失配，晶體管的參數(shù)β＝μcox(w/l)不對稱，電流換向晶體管產(chǎn)生的非線性。

(4)電流換向晶體管理的閾值電壓失配，使得混頻器的電流換向晶體管理對不能同時處于打開的狀態(tài)，使得電流換向晶體管對產(chǎn)生非線性。

技術實現(xiàn)要素：

本申請的主要目的在于提供一種混頻器，以解決現(xiàn)有技術中混頻器的線性度較差的問題。

為了實現(xiàn)上述目的，根據(jù)本申請的一個方面，提供了一種混頻器，包括第一混頻電路和第二混頻電路，輸入上述第一混頻電路的本振信號與輸入上述第二混頻電路的本振信號為正交信號，上述第一混頻電路和/或上述第二混頻電路包括：換向開關電路、電壓校正電路與負載電路，其中，換向開關電路包括第一電流換向開關對與第二電流換向開關對，上述第一電流換向開關對包括第一晶體管與第三晶體管，上述第二電流換向開關對包括第二晶體管與第四晶體管，上述第一晶體管、上述第二晶體管、上述第三晶體管與上述第四晶體管為相同的晶體管，上述換向開關電路用于將輸入上述混頻器的射頻信號轉變?yōu)橹蓄l信號；電壓校正電路與上述第一電流換向開關對的一個晶體管或上述第二電流換向開關對的一個晶體管電連接，上述電壓校正電路用于調整與上述電壓校正電路電連接的晶體管的柵極和/或襯底電壓；負載電路與上述換向開關電路的輸出端電連接。

進一步地，上述電壓校正電路包括柵極電壓校正電路，上述柵極電壓校正電路與上述第一電流換向開關對的一個晶體管的柵極或上述第二電流換向開關對的一個晶體管的柵極電連接，上述柵極電壓校正電路用于調整與上述柵極電壓校正電路電連接的晶體管的柵極電壓。

進一步地，上述電壓校正電路包括襯底電壓校正電路，襯底電壓校正電路與第一襯壓晶體管的襯底或第二襯壓晶體管的襯底電連接，上述第一襯壓晶體管為上述第一電流換向開關對的一個晶體管，上述第二襯壓晶體管為上述第二電流換向開關對的一個晶體管，上述襯底電壓校正電路用于調整上述第一襯壓晶體管或上述第二襯壓晶體管的襯底電壓。

進一步地，上述第一襯壓晶體管與上述第二襯壓晶體管采用深n阱或雙阱工藝形成。

進一步地，上述柵極電壓校正電路通過第一選通開關與上述第一電流換向開關對的一個晶體管的柵極或上述第二電流換向開關對的一個晶體管的柵極電連接；上述襯底電壓校正電路通過第二選通開關與上述第一襯壓晶體管的襯底或上述第二襯壓晶體管電連接。

進一步地，上述第一選通開關由控制字calg<3>控制，上述第二選通開關由控制字calb<3>控制。

進一步地，上述柵極電壓校正電路和/或上述襯底電壓校正電路包括電阻單元、開關單元與三八譯碼器，其中，電阻單元包括依次串聯(lián)的九個電阻器，分別為第一電阻器、第二電阻器、第三電阻器、第四電阻器、第五電阻器、第六電阻器、第七電阻器、第八電阻器與第九電阻器，各個電阻器包括第一端與第二端，其中，上述第一電阻器的第一端與電源電連接，上述第九電阻器的第二端接地；開關單元包括八個開關晶體管，分別為第一開關晶體管、第二開關晶體管、第三開關晶體管、第四開關晶體管、第五開關晶體管、第六開關晶體管、第七開關晶體管與第八開關晶體管；上述第一開關晶體管的源極與上述第一電阻器的第二端電連接，上述第二開關晶體管的源極與上述第二電阻器的第二端電連接，上述第三開關晶體管的源極與上述第三電阻器的第二端電連接，上述第四開關晶體管的源極與上述第四電阻器的第二端電連接，上述第五開關晶體管的源極與上述第五電阻器的第二端電連接，上述第六開關晶體管的源極與上述第六電阻器的第二端電連接，上述第七開關晶體管的源極與上述第七電阻器的第二端電連接，上述第八開關晶體管的源極與上述第八電阻器的第二端電連接，八個上述開關晶體管的漏極電連接形成校正輸出端；三八譯碼器輸出端與八個上述開關晶體管的柵極電連接，上述三八譯碼器用于控制八個開關晶體管的打開與閉合。

進一步地，上述三八譯碼器的輸入端與控制字cal<2:0>電連接。

進一步地，上述負載電路包括負載電路正端與負載電路負端，上述第一晶體管的柵極與本振信號的正端電連接，上述第一晶體管的襯底接地，上述第一晶體管的漏極與上述負載電路正端電連接，上述第三晶體管的漏極與上述負載電路負端電連接，上述第一晶體管的源極與上述第三晶體管的源極電連接并形成第一源極端，上述第一源極端與射頻差分信號的正端電連接；上述第四晶體管的漏極上述負載電路正端電連接，上述第三晶體管的柵極與上述第四晶體管的柵極電連接，形成柵極端，上述柵極端與上述本振信號的負端電連接；上述第二晶體管的漏極與上述負載電路負端電連接，上述第二晶體管的襯底接地，上述第二晶體管的柵極與上述本振信號的正端電連接，上述第二晶體管的源極與上述第四晶體管的源極電連接形成第二源極端，上述第二源極端與射頻差分信號的負端電連接。

進一步地，上述第一混頻電路和上述第二混頻電路還包括第一電容與第二電容，其中，第一電容一端與上述第一源極端電連接，另一端與上述射頻差分信號的正端電連接；第二電容一端與上述第二源極端電連接，另一端與上述射頻差分信號的負端電連接，其中，上述第一電容與上述第二電容為相同的電容。

進一步地，上述第一混頻電路和上述第二混頻電路還包括第三電容、第四電容、第五電容與第六電容，其中，第三電，一端與上述第一晶體管的柵極電連接，另一端與上述本振信號的正端電連接；第四電容一端與上述第二晶體管的柵極電連接，另一端與上述本振信號的正端電連接；第五電容一端與上述第三晶體管的柵極電連接，另一端與上述柵極端電連接；第六電容一端與上述第四晶體管的柵極電連接，另一端與上述柵極端電連接，其中，上述第三電容、上述第四電容、上述第五電容與上述第六電容為相同的電容。

進一步地，上述負載電路正端包括第七電容與第一負載電阻器，其中，第七電容一端與上述負載電路的正輸出端電連接，另一端接地：第一負載電阻器一端與上述負載電路的正輸出端電連接，另一端接地；上述負載電路負端包括第八電容與第二負載電阻器，其中，第八電容一端與上述負載電路的負輸出端電連接，另一端接地；第二負載電阻器一端與上述負載電路的負輸出端電連接，另一端接地，其中，上述第七電容與上述第八電容相同，上述第一負載電阻器與上述第二負載電阻器相同。

應用本申請的技術方案，電壓校正電路可以對換向開關電路中的晶體管的襯底電壓和/或柵極電壓進行調節(jié)，緩解或消除了原來換向開關電路中的晶體管的失配，提高了混頻器的線性度。

附圖說明

構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：

圖1(a)示出了混頻器等效為理想開關的示意圖；

圖1(b)示出了無源混頻器的疊加信號vlo的變化曲線；

圖2示出發(fā)射機信號泄露到接收機的示意圖；

圖3示出了一種實施例提供的混頻器的電路圖；以及

圖4示出了柵極電壓校正電路或襯底電壓校正電路的電路結構圖。

其中，上述附圖包括以下附圖標記：

01、天線；02、耦合器；03、低噪聲放大器；04、混頻器；05、功率放大器；1、柵極電壓校正電路；2、襯底電壓校正電路；11、電阻單元；12、開關單元；13、三八譯碼器；31、負載電路正端；32、負載電路負端；m1、第一晶體管；m2、第二晶體管；m3、第三晶體管；m4、第四晶體管；s1、第一選通開關；s2、第二選通開關；c1、第一電容；c2、第二電容；c3、第三電容；c4、第四電容；c5、第五電容；c6、第六電容；c7、第七電容；c8、第八電容；r11、第一電阻器；r12、第二電阻器；r13、第三電阻器；r14、第四電阻器；r15、第五電阻器；r16、第六電阻器；r17、第七電阻器；r18、第八電阻器；r19、第九電阻器；r1、第一負載電阻器；r2、第二負載電阻器；m21、第一開關晶體管；m22、第二開關晶體管；m23、第三開關晶體管；m24、第四開關晶體管；m25、第五開關晶體管；m26、第六開關晶體管；m27、第七開關晶體管；m28、第八開關晶體管；rl、負載電阻；s、理想開關。

具體實施方式

應該指出，以下詳細說明都是例示性的，旨在對本申請?zhí)峁┻M一步的說明。除非另有指明，本文使用的所有技術和科學術語具有與本申請所屬技術領域的普通技術人員通常理解的相同含義。

需要注意的是，這里所使用的術語僅是為了描述具體實施方式，而非意圖限制根據(jù)本申請的示例性實施方式。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復數(shù)形式，此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。

正如背景技術所介紹的，現(xiàn)有技術中的無源混頻器線性度較差，為了解決如上的技術問題，本申請?zhí)岢隽艘环N混頻器。

本申請的一種典型的實施方式中，提供了一種混頻器，該混頻器包括第一混頻器電路與第二混頻電路，輸入上述第一混頻電路的本振信號(lo信號)與輸入上述第二混頻電路的本振信號為正交信號，其中，上述第一混頻電路和/或上述第二混頻電路包括換向開關電路、電壓校正電路與負載電路，其中，換向開關電路包括第一電流換向開關對與第二電流換向開關對，上述第一電流換向開關對包括第一晶體管m1與第三晶體管m3，上述第二電流換向開關對包括第二晶體管m2與第四晶體管m4，上述第一晶體管、上述第二晶體管、上述第三晶體管與上述第四晶體管為相同的晶體管，上述換向開關電路用于將輸入上述混頻器的射頻信號轉變?yōu)橹蓄l信號；電壓校正電路與上述第一電流換向開關對的一個晶體管或上述第二電流換向開關對的一個晶體管電連接，上述電壓校正電路用于調整與上述電壓校正電路電連接的晶體管的柵極和/或襯底電壓，以提高上述混頻器的線性度；負載電路與上述換向開關電路的輸出端電連接。

理想狀態(tài)下，m1，m2，m3，m4應該完全相同，且具有相同的柵極偏置電平以保證電路的對稱性，由于各種原因(背景技術中介紹的，可能是由于晶體管的尺寸失配或者lo信號不對稱等原因)，m1和m3之間與m2和m4之間會出現(xiàn)失配，當m1和m3之間出現(xiàn)失配時，中頻輸出端(上述負載電路的正輸出端)vout+端會出現(xiàn)直流失調電平,在零中頻接收機中，該直流失調電平影響格外明顯；當m2和m4出現(xiàn)失配時，中頻輸出端(負載電路的負輸出端)vout-端會出現(xiàn)直流失調電平，同樣地，在零中頻接收機中，該直流失調電平影響格外明顯。

混頻器包括電壓校正電路，電壓校正電路可以產(chǎn)生在一定范圍內規(guī)律變化的電壓。當vout+端出現(xiàn)直流失調電平時，應調節(jié)m3或m1，即將m1或m3與電壓校正電路電連接，調節(jié)m1或m3的柵極電壓和/或襯底電壓(增大或者減小都可以)，使得m1與m3之間出現(xiàn)新的失配進而抵消原本失配的影響，進而減弱二階交調信號，二階交調點iip2提高，提高了混頻器的線性度。同樣地，當vout-端出現(xiàn)直流失調電平時，應調節(jié)m2或m4，即將m2或m4與電壓校正電路電連接，調節(jié)m2或m4的柵極電壓和/或襯底電壓(增大或者減小都可以)，使得m2與m4之間出現(xiàn)新的失配進而抵消原本失配的影響，提高了混頻器的線性度。

本申請的一種實施例中，如圖3所示，上述電壓校正電路包括柵極電壓校正電路1，上述柵極電壓校正電路1與上述第一電流換向開關對的一個晶體管的柵極或上述第二電流換向開關對的一個晶體管的柵極電連接，上述柵極電壓校正電路1用于調整與上述柵極電壓校正電路1電連接的晶體管的柵極電壓(即調節(jié)直流偏置電平vg)。柵極電壓校正電路可以產(chǎn)生在一定范圍內規(guī)律變化的電壓。當vout+端出現(xiàn)直流失調電平時，應調節(jié)m3或m1，即將m1或m3與柵極電壓校正電路1電連接，調節(jié)m1或m3的柵極電壓(增大或者減小都可以，增大或減小根據(jù)具體失配情況而定，但是由于失配本身比較復雜，現(xiàn)有技術不能判斷失配具體是哪些因素導致的，所以在調節(jié)時，無法確定該增大還是減小柵極電壓，因此，在實際調節(jié)時，會將能調節(jié)到的所有的柵極電壓掃描一遍，得出對應的柵極電壓對應的二階交調點iip2，其中，iip2為最大值時對應的柵極電壓為最優(yōu)值。將柵極電壓調至最優(yōu)值即可)，使得m1與m3之間出現(xiàn)新的失配進而抵消原本失配的影響，進而減弱二階交調信號，二階交調點iip2提高，提高了混頻器的線性度。同樣地，當vout-端出現(xiàn)直流失調電平時，應調節(jié)m2或m4，即將m2或m4與柵極電壓校正電路1電連接，調節(jié)m2或m4的柵極電壓(增大或者減小都可以)，使得m2與m4之間出現(xiàn)新的失配進而抵消原本失配的影響，提高了混頻器的線性度。

本申請的一種優(yōu)選的實施例中，如圖3所示，上述第一混頻電路和/或上述第二混頻電路還包括襯底電壓校正電路2，襯底電壓校正電路2與第一襯壓晶體管的襯底或第二襯壓晶體管的襯底電連接，上述第一襯壓晶體管為上述第一電流換向開關對的一個晶體管，上述第二襯壓晶體管為上述第二電流換向開關對的一個晶體管，上述襯底電壓校正電路2用于調整上述第一襯壓晶體管或上述第二襯壓晶體管的襯底電壓(增大或者減小)，由于其中，γ是體效應系數(shù)，фf是mos管表面形成反型時的電勢，vs和vb分別是晶體管源極和襯底極的電壓，vth0是vs＝vb時的閾值電壓，因此，當m1和m3之間的閾值電壓出現(xiàn)失配時，只需要襯底電壓校正電路2與m1或m3電連接，增大或者減小m1或m3的襯底電壓(在未特殊說明時，本申請中的襯底電壓均指襯底極的電壓)，進而使得m1與m3的閾值電壓出現(xiàn)新的失配，進而抵消了原先的電壓閾值失配，減弱了二階交調信號，提高了二階交調點iip2，提高了混頻器的線性度。同樣地，當m2和m4之間的閾值電壓出現(xiàn)失配時，只需要襯底電壓校正電路2與m2或m4電連接，增大或者減小m2或m4的襯底電壓(在未特殊說明時，本申請中的襯底電壓均指襯底極的電壓)，進而使得m2與m4的閾值電壓出現(xiàn)新的失配，進而抵消了原先的閾值電壓失配，提高了混頻器的線性度。

需要說明的是閾值電壓失配表現(xiàn)也是vout+端和/或vout-端會出現(xiàn)直流失調電平,在零中頻接收機中，該直流失調電平影響格外明顯，在實際的調節(jié)過程中，無法判斷失配具體是柵極電壓失配還是襯底電壓失配，因此，會將能調節(jié)到的所有的襯底電壓好柵極電壓掃描一遍，得出對應的襯底電壓和柵極電壓對應的二階交調點iip2，其中，iip2為最大值時對應的襯底電壓與柵極電壓均是最優(yōu)值。將襯底電壓與柵極電壓同時調至最優(yōu)值，能夠進一步提高混頻器的線性度。

為了使晶體管的基極與晶元襯底隔離開，可以單獨控制與襯底電壓校正電路電連接的第一襯壓晶體管與上述第二襯壓晶體管，第一襯壓晶體管與上述第二襯壓晶體管的采用深n阱或者雙阱工藝形成。也就是說，當襯底電壓校正電路調節(jié)m3與m4的襯底電壓時，即襯底電壓校正電路選擇電連接m3與m4，m3與m4采用深n阱或者雙阱工藝形成。

本申請一種實施例中，如圖3所示，上述柵極電壓校正電路1通過第一選通開關s1與上述第一電流換向開關對的一個晶體管的柵極或上述第二電流換向開關對的一個晶體管的柵極電連接；例如當m1與m3之間出現(xiàn)失配時，第一選通開關s1與m1或m3電連接，使得柵極電壓校正電路1與m1或m3電連接，進而使得柵極電壓校正電路1調整m1或m3的柵極電壓。上述襯底電壓校正電路2通過第二選通開關s2與上述第一襯壓晶體管的襯底或上述第二襯壓晶體管電連接。當m2與m4之間出現(xiàn)失配時，第一選通開關s1與m2或m4電連接，使得襯底電壓校正電路2與m2或m4電連接，進而使得襯底電壓校正電路2調整m2或m4的襯底電壓。第一選通開關s1與第二選通開關s2的使用使得柵極電壓校正電路1與襯底電壓校正電路2能夠更加及時地調整對應的晶體管的柵極電壓或者襯底電壓，能夠快速地提高混頻器的線性度。

為了更加方便地控制第一選通開關s1與第二選通開關s2與晶體管的電連接，本申請優(yōu)選上述第一選通開關s1由控制字calg<3>控制，上述第二選通開關s2由控制字calb<3>控制。例如當m1與m3出現(xiàn)失配時，調節(jié)控制字calg<3>，使得第一選通開關s1與m1或m3電連接，進而調整m1或m3的柵極電壓，進而提高混頻器的線性度。例如當m2與m4出現(xiàn)電壓閾值失配時，調節(jié)calb<3>，使得第二選通開關s2與m2或m4電連接，進而調整m2或m4的襯底電壓，消除直流失調電平，進而提高混頻器的線性度。

控制字一般是指是由數(shù)字電路產(chǎn)生的控制位或模擬電路的直接輸入信號。本申請中的calg<3>與calb<3>均是模擬電路的直接輸入信號，控制字是本領域技術人員的公知常識，此處就不在贅述了。

本領域技術人員可以根據(jù)實際的情況設置合適的柵極電壓校正電路和上述襯底電壓校正電路，只要能夠實現(xiàn)對晶體管的柵極電壓與襯底電壓的調整即可。柵極電壓校正電路和上述襯底電壓校正電路可以使用固定電阻，調節(jié)偏置電流的電路結構。也可以使用電阻串聯(lián)分壓，并且晶體管選通不同電壓節(jié)點的結構。該結構中電阻的個數(shù)與晶體管的個數(shù)可以根據(jù)實際需要進行設置，例如，想提高柵極電壓校正電路對柵極電壓的調節(jié)精度，可以適當增加電阻器的個數(shù)。

本申請的一種實施例中，如圖4所示，上述柵極電壓校正電路和/或上述襯底電壓校正電路包括：電阻單元11、開關單元12與三八譯碼器13。其中，電阻單元11包括依次串聯(lián)的九個電阻器，分別為第一電阻器r11、第二電阻器r12、第三電阻器r13、第四電阻器r14、第五電阻器r15、第六電阻器r16、第七電阻器r17、第八電阻器r18與第九電阻器r19，各個電阻器包括第一端與第二端，其中，上述第一電阻器r11的第一端與電源電連接，上述第九電阻器r19的第二端接地，這九個電阻器可以產(chǎn)生八個不同的控制電壓，其中，其中r11和r19決定控制電壓的最大值和最小值，r12至r18這七個電阻大小相同來產(chǎn)生等間隔的控制電壓；開關單元包括八個開關晶體管，分別為第一開關晶體管m21、第二開關晶體管m22、第三開關晶體管m23、第四開關晶體管m24、第五mos晶體m25、第六開關晶體管m26、第七開關晶體管m27與第八開關晶體管m28，這八個晶體管作為選通開關，控制校正電路的輸出電壓，當?shù)谝婚_關晶體管m21打開(相當于閉合開關)時，電壓調節(jié)單元將輸出最大偏置電壓；當?shù)诎碎_關晶體管m28(相當于閉合開關)打開時，電壓調節(jié)單元將輸出最小偏置電壓。上述第一開關晶體管m21的源極與上述第一電阻器r11的第二端電連接，上述第二開關晶體管m22的源極與上述第二電阻器r12的第二端電連接，上述第三開關晶體管m23的源極與上述第三電阻器r13的第二端電連接，上述第四開關晶體管m24的源極與上述第四電阻器r14的第二端電連接，上述第五開關晶體管m25的源極與上述第五電阻器r15的第二端電連接，上述第六開關晶體管m26的源極與上述第六電阻器r16的第二端電連接，上述第七開關晶體管m27的源極與上述第七電阻器r17的第二端電連接，上述第八開關晶體管m28的源極與上述第八電阻器r18的第二端電連接，八個上述開關晶體管的漏極電連接形成校正輸出端；三八譯碼器13輸出端與八個上述開關晶體管的柵極電連接，上述三八譯碼器13用于控制八個開關晶體管的打開與閉合。該校正電路中，通過三八譯碼器13控制各個開關晶體管的開啟(關斷)與閉合(導通)，進而控制電壓校正電路的偏置電壓，進而電壓控制校正電路的輸出電壓，調整柵極電壓和/或襯底電壓，降低二階交調信號，提高混頻器的線性度。

上述提到的第一電阻器至第九電阻器的阻值可以相同也可以不相同，本領域技術人員可以根據(jù)實際情況設置合適的電阻值。本申請的一種優(yōu)選的實施例中，上述的第二電阻器至第八電阻器的阻值均相同，這樣可以產(chǎn)生等間隔的輸出電壓，第一電阻器與第九電阻器的阻值可以與第二電阻器的相同，也可以不相同。無論相同，還是不相同，第一電阻器都決定電壓校正電路的最大輸出電壓，第九電阻器決定電壓校正電路的最小輸出電壓。

為了使得三八譯碼器能夠更加準確高效地控制開關單元中每開關晶體管的開啟與閉合，本申請的一種實施例中，三八譯碼器的輸入端與控制字cal<2:0>電連接?？刂谱謈al<2:0>控制電壓校正電路的輸出到各個開關晶體管的電壓值，進而控制開關m21至m28的通斷。

本申請的再一種實施例中，如圖3所示，上述第一晶體管m1的柵極與本振信號的正端lo+端電連接，上述第一晶體管m1的襯底接地，上述第一晶體管m1的漏極與上述負載電路正端31電連接；上述第三晶體管m3的漏極與上述負載電路負端32電連接，上述第一晶體管m1的源極與上述第三晶體管m3的源極電連接并形成第一源極端，上述第一源極端與射頻差分信號的正端irf+端(該端輸入irf+)電連接；上述第四晶體管m4的漏極上述負載電路正端31電連接，上述第三晶體管m3的柵極與上述第四晶體管m4的柵極電連接，形成柵極端，上述柵極端與上述本振信號的負端lo－端電連接；以及上述第二晶體管m2的漏極與上述負載電路負端32電連接，上述第二晶體管m2的襯底接地，上述第二晶體管m2的柵極與上述本振信號的正端lo+端電連接，上述第二晶體管m2的源極與上述第四晶體管m4的源極電連接形成第二源極端，上述第二源極端與射頻差分信號的負端irf-端(該端輸入irf-)電連接。

本申請中，輸入上述第一混頻電路的本振信號與輸入上述第二混頻電路的本振信號為正交信號具體是指：輸入第一混頻電路的本振信號與第二混頻電路的本振信號為正交信號，即輸入第一混頻電路中的第一晶體管的本振信號與輸入第二混頻電路中的第一晶體管的本振信號的相位差為90°，輸入第一混頻電路中的第一晶體管的本振信號與輸入第一混頻電路的柵極端的本振信號相位差為180°，輸入第一混頻電路中的第一晶體管的本振信號與輸入第二混頻電路的柵極端的本振信號相位差為270°。

本申請的一種優(yōu)選的實施例中，如圖3所示，上述第一混頻電路和上述第二混頻電路還包括第一電容c1與第二電容c2，其中，第一電容c1一端與上述第一源極端電連接，另一端與上述射頻差分信號的正端電連接；第二電容c2一端與上述第二源極端電連接，另一端與上述射頻差分信號的負端電連接，上述第一電容c1與上述第二電容c2為相同的電容。c1與c2為隔直電容，這兩個電容將前級跨導產(chǎn)生的二階交調信號分量消除，而射頻信號經(jīng)過這兩個隔直電容耦合到混頻器中。另外，這兩個隔直電容的大小可以根據(jù)中頻帶寬確定。

本申請的一種實施例中，如圖3所示，上述第一混頻電路和上述第二混頻電路還包括第三電容c3、第四電容c4、第五電容c5與第六電容c6。其中，第三電容c3一端與上述第一晶體管m1的柵極電連接，另一端與上述本振信號的正端電連接；第四電容c4一端與上述第二晶體管m2的柵極電連接，另一端與上述本振信號的正端電連接；第五電容c5一端與上述第三晶體管m3的柵極電連接，另一端與上述柵極端電連接；第六電容c6一端與上述第四晶體管m4的柵極電連接，另一端與上述柵極端電連接，并且，為了混頻器的嚴格對稱，上述第三電容c3、第四電容c4、第五電容c5與第六電容c6為相同的電容。

本申請的另一種實施例中，如圖3所示，上述負載電路正端31包括第七電容c7與第一負載電阻器r1，并且，第七電容c7一端與上述負載電路的正輸出端(即vout+端)電連接，另一端接地；第一負載電阻器r1一端與上述負載電路的正輸出端電連接，另一端接地，也就是說上述負載電路正端31包括并聯(lián)的第七電容c7與第一負載電阻器r1；同樣地，上述負載電路負端32包括第八電容c8與第二負載電阻器r2，其中，第二負載電阻器r2一端與上述負載電路的負輸出端(vout-端)電連接，另一端接地，第二負載電阻器r2一端與上述負載電路的負輸出端(vout-端)電連接，另一端接地，也就是說負載電路負端32包括并聯(lián)的第二負載電阻器r2與第八電容c8。并且為了混頻器在結構上的對稱性，上述第七電容c7與第八電容c8為相同的電容，上述第一負載電阻器r1與第二負載電阻器r2為相同的電阻。

本申請的再一種實施例中，針對射頻信號和本振信號通過寄生電容耦合產(chǎn)生自混頻問題。混頻器采用雙平衡架構，設計嚴格遵循對稱準則。電流換向晶體管尺寸及版圖布局嚴格對稱，這樣泄露信號在本振端和射頻端會互相抵消。

為了使得本領域技術人員能夠更加清楚地了解本申請的技術方案，以下將結合具體的實施例來說明本申請的技術方案。

實施例

混頻器中包括結構完全相同的第一混頻電路與第二混頻電路，輸入上述第一混頻電路的本振信號lo與輸入上述第二混頻電路的本振信號lo為正交信號，也就是說相位差為90°。以第一混頻電路為例說明第一混頻電路與第二混頻電路的結構，第一混頻電路具體的結構及結構之間的電連接關系如圖3所示。并且，柵極電壓校正電路1和襯底電壓校正電路2的具體結構如圖4所示，其中，上述第一選通開關s1由控制字calg<3>控制，上述第二選通開關s2由控制字calb<3>控制，上述三八譯碼器13的輸入端與控制字cal<2:0>電連接。

該混頻器中柵極電壓校正電路1校正柵極電壓的具體的工作過程是：當vout+輸出端出現(xiàn)直流失調電平時，m3與m1出現(xiàn)失配，應調節(jié)m3或m1的柵極電壓，控制字calg<3>控制第一選通開關s1與m1或m3電連接(圖3中第一選通開關s1與m3電連接)，即將m1或m3與柵極電壓校正電路1電連接，然后，控制字<2:0>控制三八譯碼器的各個輸出管腳的輸出值，進而控制各個開關晶體管的閉合與開啟，進而控制柵極電壓校正電路的偏置電壓，即增大或者減小m1或m3的柵極電壓，使得m1與m3之間出現(xiàn)新的失配進而抵消原本失配的影響，進而減弱二階交調信號，二階交調點iip2提高，提高了混頻器的線性度。

當vout-輸出端出現(xiàn)直流失調電平時，m2與m4出現(xiàn)失配，應調節(jié)m2或m4的柵極電壓，控制字calg<3>控制第一選通開關s1與m2或m4連接，即將m2或m4與柵極電壓校正電路1電連接，然后，控制字<2:0>控制三八譯碼器13的各個輸出管腳的輸出值，進而控制各個開關晶體管的閉合與開啟，進而控制柵極電壓校正電路1的偏置電壓，即增大或者減小m2或m4的柵極電壓，使得m2與m4之間出現(xiàn)新的失配進而抵消原本失配的影響，進而減弱二階交調信號，二階交調點iip2提高，提高了混頻器的線性度。

該混頻器中襯底電壓校正電路2校正襯底電壓的過程與柵極電壓校正電路2校正柵極電壓的過程類似，只是襯底電壓校正電路2通過控制字calb<3>控制第二選通開關s2與第一晶體管m1至第四晶體管m4中的一個電連接(圖3中第二選通開關s2與m3電連接)，控制字<2:0>控制三八譯碼器的各個輸出管腳的輸出值，進而控制各個開關晶體管的閉合與開啟，進而控制襯底電壓校正電路的偏置電壓，即增大或者減小與校正電路連接的晶體管的襯底電壓(即基極電壓)，使得m2與m4之間出現(xiàn)新的失配進而抵消原本失配的影響，進而減弱二階交調信號，提高混頻器的線性度。

從以上的描述中，可以看出，本申請上述的實施例實現(xiàn)了如下技術效果：

本申請的混頻器包括電壓校正電路，能夠調整換向開關電路中的晶體管的柵極電壓和/或襯底電壓，抵消原有的失配，提高二階交調點，進而提高混頻器的線性度。

以上所述僅為本申請的優(yōu)選實施例而已，并不用于限制本申請，對于本領域的技術人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本申請的保護范圍之內。