本發(fā)明有關于一種印刷電路板；特別有關于一種使用無電鍍制程的印刷電路板。

背景技術：

集成電路產(chǎn)業(yè)主要包括集成電路設計、集成電路制造與芯片封裝測試，其中目前的芯片封裝技術包括焊球數(shù)組封裝(ballgridarray，bga)、芯片尺寸封裝(chip-sizepackage，csp)、晶圓級封裝(waferlevelpackage，wlp)、三維封裝(threedimensionpackage，3d)和系統(tǒng)封裝(systeminapackage，sip)等項技術。芯片封裝測試會直接影響集成電路本身的電性能、機械性能、熱性能與旋光性能，對于集成電路的穩(wěn)定性相當重要，因此芯片封裝與電子產(chǎn)品是密不可分的，已經(jīng)成為電子工業(yè)中的核心技術。

目前的晶粒封裝主要是以印刷電路板(printedcircuitboard，pcb)作為基板，晶粒可設置于基板上，并且藉由打線制程將晶粒與基板電性連接。其中，多晶粒堆棧封裝(multistacked-diepackaging)是把多顆晶粒整合在同一封裝模塊內(nèi)，除有效達到功能整合外，更可節(jié)省電路板的面積、減少晶粒所占據(jù)的空間，降低整體制造成本。值得注意的是，多晶粒堆棧封裝由于需要的打線次數(shù)往往高達上千次。因此，非電鍍制程制造的印刷電路板在多晶粒堆棧封裝的打線制程中非常容易造成靜電放電(electrostaticdischarge，esd)，而破壞芯片及組件。

技術實現(xiàn)要素：

本發(fā)明實施例所提供的印刷電路板以及組件制造方法可減少使用非電鍍制程制造的印刷電路板在打線制程時的靜電放電。

在一實施例中，一印刷電路板被劃分為至少一封裝單位。印刷電路板包括至少一電鍍條(platingbar)設置于封裝單位的周圍，并且印刷電路板是由無電鍍制程(non-platingprocess)所生產(chǎn)的。每一封裝單位包括至少一接地線、至少一電源線以及多條信號線。接地線具有一第一接觸墊裸露于印刷電路板表面，并且接地線中之 至少一者連接至相鄰的電鍍條。電源線具有一第二接觸墊裸露于印刷電路板表面，并且電源線中之至少一者連接至相鄰的電鍍條。每一信號線具有一第三接觸墊裸露于印刷電路板表面。在一實施例中，每一封裝單位的信號線中之至少一者未連接至任何至少一電鍍條。在另一實施例中，每一封裝單位的信號線皆未連接至任何至少一電鍍條。又一實施例中，每一封裝單位之至少一電源線皆連接至相鄰之至少一電鍍條，并且至少一電鍍條皆連接至地。

在另一實施例中，一種印刷電路板具有多邊緣。印刷電路板包括至少一接地線、至少一電源線以及多信號線。接地線具有一第一接觸墊裸露于印刷電路板的一表面。電源線具有一第二接觸墊裸露于印刷電路板的表面。每一信號線具有一第三接觸墊裸露于印刷電路板的表面。印刷電路板是由無電鍍制程(non-platingprocess)所生產(chǎn)的，至少一接地線中之至少一者的末端延伸至邊緣中之至少一第一邊緣并且裸露于第一邊緣與表面垂直的面上，并且至少一電源線中之至少一者的末端延伸至邊緣中之至少一第一邊緣并且裸露于第一邊緣與表面垂直的面上。在一實施例中，信號線中之至少一者未裸露于任何邊緣與表面垂直的面上，或者信號線皆未裸露于任何邊緣與表面垂直的面上。在另一實施例中，電源線的末端皆延伸至邊緣中的第一邊緣并且裸露于第一邊緣與表面垂直的面上，及/或接地線的末端皆延伸至邊緣中的第一邊緣并且裸露于第一邊緣與表面垂直的面上。

又另一實施例中，一種組件制造方法包括使用一無電鍍制程制造一印刷電路板，其中印刷電路板，被劃分為多封裝單位，并且制造印刷電路板的無電鍍制程制造包括:藉由至少一地墊片(groundpad)，執(zhí)行一第一次電鍍，以在印刷電路板的每一封裝單位的表面形成至少一接地線以及至少一電源線；以及執(zhí)行多第二次電鍍，以在印刷電路板的之每一封裝單位的表面形成多第一信號線。

其中，在第一次電鍍中，至少一接地線以及至少一電源線藉由一電鍍條耦接在一起，以在第一次電鍍中同時進行電鍍。在第一次電鍍更包括形成至少一第二信號線。另外，在第一次電鍍中，至少一接地線、至少一電源線以及至少一第二信號線系藉由一電鍍條耦接在一起，以在第一次電鍍中同時進行電鍍。

另一實施例中，制造方法還包括一封裝制程以產(chǎn)生多組件，其中封裝制程還包括:執(zhí)行多次打線以將至少一晶粒(die)焊接至印刷電路板中的每一封裝單位；將具有晶粒的印刷電路板進行封膠(molding)；以及裁切封膠后的印刷電路板，以將封裝單位分割并且分割耦接在一起之至少一接地線以及至少一電源線。

附圖說明

圖1為根據(jù)實施例所建構的一種印刷電路板的示意圖。

圖2為根據(jù)本實施例所建構的一種印刷電路板的一封裝單位的部分的示意圖。

圖3為根據(jù)本實施例所建構的切割后的一種印刷電路板的一部分的示意圖。

圖4是本發(fā)明的一種實施例的組件制造方法的流程圖。

圖5是本發(fā)明的一種實施例的無電鍍制程的流程圖。

圖6是本發(fā)明的另一種實施例的封裝制程的流程圖。

符號說明

100印刷電路板；

120地墊片；

140封裝單位；

150電鍍條；

gl0～gl1接地線；

vcc0～vcc2電源線；

io0～io4信號線；

cp0～cp9接觸墊；

s1、s2邊緣；

s400～s402、s500～s502、s600～s604步驟。

具體實施方式

以下將詳細討論本發(fā)明各種實施例的裝置及使用方法。然而值得注意的是，本發(fā)明所提供的許多可行的發(fā)明概念可實施在各種特定范圍中。這些特定實施例僅用于舉例說明本發(fā)明的裝置及使用方法，但非用于限定本發(fā)明的范圍。

圖1為根據(jù)實施例所建構的一種印刷電路板的示意圖。印刷電路板100被劃分為多封裝單位140，其中每一封裝單位140用以乘載多個晶粒(die)，并且每一封裝單位140用以被封裝成一組件，例如處理器、傳感器等等。詳細而言，印刷電路板100在經(jīng)由封裝的打線(wirebonding)制程以及封膠(molding)制程后，印刷電路板100被沿著圖1所示的虛線切割，切割后的印刷電路板以及乘載物為一個已形成組 件的封裝單位140。每一封裝單位140包括至少一接地線、至少一電源線以及多信號線，其中每一接地線、電源線以及信號線皆具有一接觸墊裸露于印刷電路板100表面。

如圖1所示，印刷電路板100包括至少一電鍍條(platingbar)150以及至少一地墊片(groundpad)120，其中電鍍條150設置于封裝單位140的周圍，并且地墊片120與電鍍條150彼此耦接。值得注意的是，印刷電路板100是由無電鍍制程(non-platingprocess)所生產(chǎn)的。另外，圖1所示的電鍍條150的設置方式僅為本發(fā)明的一種實施例，在其他實施例中，電鍍條150亦可以其他方式設置于線路容易連接的地方，本發(fā)明不限于此。另外，封裝單位140以及地墊片120的數(shù)量亦可由電路設計者決定，本發(fā)明不限于此。

在已知的無電鍍制程中，在印刷電路板100上僅有接地線會連接至電鍍條150，除了接地線以外的其余線路皆不會連接至電鍍條150。因此，印刷電路板100需要分多次電鍍以形成印刷電路板100的線路，并且印刷電路板100沒有連接到電鍍條150的線路無法釋放在打線過程中所產(chǎn)生的靜電。在本發(fā)明的一實施例中，為了解決上述問題，印刷電路板100上的電源線也被連接至電鍍條150，如圖2所示。

圖2為根據(jù)本實施例所建構的一種印刷電路板的一封裝單位的部分的示意圖。在本實施例中，印刷電路板100的每一封裝單位140具有接地線gl0～gl1、電源線vcc0～vcc2以及信號線io0～io4。值得注意的是，在本實施例中，每一封裝單位140具有兩條接地線、三條電源線以及五條信號線，其中各線路的數(shù)量僅為清楚說明而舉的例子，但本發(fā)明不限于此。在其他實施例中，設計者可依晶粒的規(guī)格增加或者減少各線路的數(shù)量，其中接地線為耦接至地的線路、電源線是用以乘載較大幅度的電壓以供給晶?；蛘咂渌M件操作的線路、信號線是用以傳輸信號的線路。接地線gl0～gl1分別具有接觸墊cp0～cp1裸露于印刷電路板100表面，并且接地線gl0～gl1皆連接至相鄰的電鍍條150，其中當印刷電路板100為多層板時，除了裸露于印刷電路板100表面的接觸墊cp0～cp1，接地線gl0～gl1的其他部分可形成于印刷電路板100的其他層，例如第2層、第3層等等。電源線vcc0～vcc2分別具有接觸墊cp2～cp4裸露于印刷電路板100表面，并且電源線vcc0～vcc2皆連接至相鄰的電鍍條150，其中當印刷電路板100為多層板時，除了裸露于印刷電路板100表面的接觸墊cp2～cp4，電源線vcc0～vcc2的其他部分可形成于印刷電路板100的其他層，例如第2層、第3層等等。信號線io0～io4分別具有接 觸墊cp5～cp9裸露于印刷電路板100表面，但不連接至任何一電鍍條150，其中當印刷電路板100為多層板時，除了裸露于印刷電路板100表面的接觸墊cp5～cp9，信號線io0～io4的-其他部分可形成于印刷電路板100的其他層，例如第2層、第3層等等。

值得注意的是，在其他實施例中，印刷電路板100的每一封裝單位140中的接地線以及電源線可不全部連接至電鍍條150，并且信號線可不用全部皆不連接至電鍍條150。換言之，在一實施例中，每一封裝單位140的接地線中僅要至少一者連接至相鄰的電鍍條150、每一封裝單位140的電源線中僅要至少一者連接至相鄰的電鍍條150并且每一封裝單位140的信號線中僅要至少一者不連接至相鄰的電鍍條150即可。

如上所述，印刷電路板100是由無電鍍制程所制造的。詳細而言，無電鍍制程藉由地墊片120，對通過電鍍條彼此耦接的接地線以及電源線進行一次電鍍，以形成這些接地線以及電源線。另外，在無電鍍制程需分別執(zhí)行多次電鍍以形成未彼此耦接的其他線路，例如信號線或者未連接至電路條的接地線及電源線。在完成印刷電路板制造后，印刷電路板100進行封裝，其中封裝制程藉由打線制程將至少一晶粒焊接至印刷電路板100的路上、藉由封膠制程將完成打線的晶粒包覆固定于印刷電路板100上并且藉由切割制程將封膠后的印刷電路板100沿著圖1～2所示的虛線(定位線)裁切以形成獨立的組件。如圖2所示，沿著虛線切割后的印刷電路板100會分別具有邊緣s1以及s2。詳細而言，如圖1所示，由于本實施例的組件是四邊形，故沿著虛線裁切成封裝單位140后的印刷電路板100會具有四個邊緣，但本發(fā)明不限于此。在其他實施例中，當封裝單位140為五邊形時，裁切后的印刷電路板100則會具有五個邊緣，依此類推。

圖3為根據(jù)本實施例所建構的切割后的一種印刷電路板的一部分的示意圖。如圖3所示，沿著圖2所示的虛線切割后的印刷電路板100具有邊緣s1以及邊緣s2。值得注意的是，切割后的印刷電路板100會將連接于電鍍條150的線路斷開，以回復原電路設計的電性連接關系。換言之，原本彼此藉由電鍍條150耦接在一起的接地線gl0～gl1以及電源線vcc0～vcc2會與電鍍線150分離。如圖3所示，藉由切割制程與電鍍條150分離的接地線gl0～gl1的末端會延伸至邊緣s1并且裸露于邊緣s1與表面垂直的面上、由切割制程與電鍍條150分離的電源線vcc0～vcc2的末端也會延伸至邊緣s1并且裸露于邊緣s1與表面垂直的面上，如圖3的部分 150所示。換言之，只是要在切割制程前連接至電鍍條150的線路，皆會延伸至切割后的印刷電路板100的邊緣并且裸露于該邊緣與表面垂直的面上。

圖4是本發(fā)明的一種實施例的組件制造方法的流程圖。組件制造方法開始于步驟s400。在步驟s400中，一無電鍍制程被使用以制造一印刷電路板100，其中該印刷電路板100，被定位線(圖1～2所示的虛線)劃分為多封裝單位140。接著，在步驟s402中，一封裝制程被使用以在印刷電路板100上乘載至少一晶粒并且沿著定位線切割印刷電路板100以產(chǎn)生多組件。流程結(jié)束于步驟s402。

圖5是本發(fā)明的一種實施例的無電鍍制程的流程圖。圖5所示的方法適用于圖4的驟s400。流程開始于步驟s500。

在步驟s500中，一第一次電鍍被執(zhí)行，以藉由至少一地墊片120在印刷電路板100的每一封裝單位140的表面形成至少一接地線以及至少一電源線，其中在第一次電鍍所形成的接地線以及電源線藉由一電鍍條150耦接在一起，以在第一次電鍍中同時進行電鍍。在一實施例中，每一封裝單位140中的所有電源線以及接地線接連接至電鍍條150，并且在第一次電鍍中形成，但本發(fā)明不限于此。在另一實施例中，印刷電路板100的每一封裝單位140中的接地線以及電源線可不全部連接至電鍍條150，并且信號線可不用全部皆不連接至電鍍條150。在又另一實施例中，封裝單位140中之至少一信號線亦可連接至電鍍條150并且在第一次電鍍中形成。

接著，在步驟s502中，多次第二次電鍍被執(zhí)行，以在印刷電路板的每一封裝單位140的表面上形成其余的線路。詳細而言，在步驟s500中的第一次電鍍所形成的線路皆是連接至電鍍條的線路。而步驟s502則是將未連接至電鍍條150并且與連接至電鍍條150的線路不具有電性關系的其余獨立的線路一一進行電鍍。在本發(fā)明的一實施例中，多次第二次電鍍所形成的線路僅有信號線。然而，在其他實施例中，亦可具有接地線以及電源線。值得注意的是，本發(fā)明選擇接地線以及電源線連接至電鍍條的原因在于接地線以及電源線耦接到的信號線比較多，因此藉由接地線以及電源線耦接至電鍍條150的信號線可在打線制程中經(jīng)由接地線以及電源線將靜電放電至地(電鍍條150連接至地墊片120)。相反地，信號線通常與其他線路的耦接關系較少，故不適合連接至電鍍條150。再者，信號線的數(shù)量較多，若所有信號線都連接至電鍍條150則需要消耗較大的布局空間，并且電路的噪聲會增加。流程結(jié)束于步驟s502。

圖6是本發(fā)明的另一種實施例的封裝制程的流程圖。圖6所示的方法適用于圖4的步驟s402。流程開始于步驟s600。在步驟s600中，多次打線被執(zhí)行以將至少一晶粒(die)分別焊接至印刷電路板100中的每一封裝單位140。接著，在步驟s602中，一封膠制程被執(zhí)行，以將具有晶粒的印刷電路板100進行封膠(molding)。接著，在步驟s604中，一切割制程被執(zhí)行，以裁切封膠后的印刷電路板100，其中印刷電路板100被依照封裝單位140分割，并且藉由電鍍條150耦接在一起之至少一接地線以及至少一電源線亦自電鍍條150上分離。流程結(jié)束于步驟s604。

本發(fā)明實施例所提供的印刷電路板以及組件制造方法可減少使用非電鍍制程制造的印刷電路板在打線制程時的靜電放電。

本發(fā)明的方法，或特定型態(tài)或其部份，可以以程序代碼的型態(tài)存在。程序代碼可儲存于實體媒體，如軟盤、光盤片、硬盤、或是任何其他機器可讀取(如計算機可讀取)儲存媒體，亦或不限于外在形式的計算機程序產(chǎn)品，其中，當程序代碼被機器，如計算機加載且執(zhí)行時，此機器變成用以參與本發(fā)明的裝置。程序代碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態(tài)進行傳送，其中，當程序代碼被機器，如計算機接收、加載且執(zhí)行時，此機器變成用以參與本發(fā)明的裝置。當在一般用途處理單元實作時，程序代碼結(jié)合處理單元提供一操作類似于應用特定邏輯電路的獨特裝置。

以上所述，僅為本發(fā)明的各項實施例而已，當不能以此限定本發(fā)明實施的范圍，即凡依本發(fā)明申請專利范圍及發(fā)明說明內(nèi)容所作的簡單的等效變化與修飾，皆仍屬本發(fā)明專利涵蓋的范圍內(nèi)。另外本發(fā)明的任一實施例或申請專利范圍不須達成本發(fā)明所揭示的全部目的或優(yōu)點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，并非用來限制本發(fā)明的權利范圍。