技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明提供一種低面積開(kāi)銷的自容錯(cuò)LDPC譯碼器，在分層流水架構(gòu)基礎(chǔ)上，設(shè)計(jì)了容錯(cuò)控制單元和奇偶校驗(yàn)單元。容錯(cuò)控制單元至少包括計(jì)數(shù)器，所述計(jì)數(shù)器包括編碼模塊和糾錯(cuò)模塊，編碼模塊用于通過(guò)漢明碼生成矩陣和狀態(tài)轉(zhuǎn)換矩陣對(duì)接收到的m序列進(jìn)行編碼，獲得基于標(biāo)準(zhǔn)漢明碼的m序列；糾錯(cuò)模塊用于通過(guò)漢明譯碼方式對(duì)基于標(biāo)準(zhǔn)漢明碼的m序列進(jìn)行錯(cuò)誤定位和糾正處理，并獲得正確的m序列。奇偶校驗(yàn)單元用于對(duì)輸入到RAM的內(nèi)容末尾設(shè)置一奇偶校驗(yàn)位并進(jìn)行奇偶校驗(yàn)。本發(fā)明提供的一種低面積開(kāi)銷的自容錯(cuò)LDPC譯碼器，通過(guò)基于m序列漢明編碼的自容錯(cuò)計(jì)數(shù)器、分層流水譯碼器構(gòu)架和RAM加固方案，實(shí)現(xiàn)了在避免SEU影響的同時(shí)，大大減少了譯碼器面積。

技術(shù)研發(fā)人員：裴玉奎;李博華;葛寧
受保護(hù)的技術(shù)使用者：清華大學(xué)
技術(shù)研發(fā)日：2016.04.11
技術(shù)公布日：2017.10.24