本發(fā)明涉及混合集成電路領(lǐng)域，尤其涉及一種模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

sigmadeltamodulator模數(shù)轉(zhuǎn)換器廣泛用于低速信號讀出電路中。它以高過采樣率將低速模擬信號轉(zhuǎn)換成高速數(shù)字信號，經(jīng)過數(shù)字電路濾波處理，可以達到很高的信噪比。sigmadeltamodulator模數(shù)轉(zhuǎn)換器是通過過采樣技術(shù)和噪聲整形技術(shù)抑制有效頻率范圍內(nèi)的量化噪聲，再通過數(shù)字濾波器就可以得到高精度的數(shù)字輸出。通常過采樣率越高，調(diào)制器的階數(shù)越高，模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度越高。然而在追求高精度的同時，轉(zhuǎn)換時間往往較長，不利于低功耗應(yīng)用(特別是高精度低數(shù)據(jù)率的應(yīng)用，比如傳感器測量)。如果采用更高階的sigmadeltamodulator模數(shù)轉(zhuǎn)換器，可以在得到高精度輸出的同時減少轉(zhuǎn)換時間，但是這需要增加相對應(yīng)的處理器件，如數(shù)字濾波器，即增加了器件負擔(dān)，也增加了信號處理的復(fù)雜度。

而另一種常用的two-step模數(shù)轉(zhuǎn)換器中，其電路結(jié)構(gòu)較為簡單，然而對于two-step模數(shù)轉(zhuǎn)換器來講放大器的精度決定了該模數(shù)轉(zhuǎn)換器的精度，而這種精度往往取決于匹配精度，所以two-step模數(shù)轉(zhuǎn)換器要達到高精度的模數(shù)轉(zhuǎn)換很難。

技術(shù)實現(xiàn)要素：

基于此，本發(fā)明提供了一種較高精度的基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)，在不增加數(shù)字處理復(fù)雜度的情況下實現(xiàn)較快的轉(zhuǎn)換速度，采用的技術(shù)方案如下：

在本發(fā)明的一方面，提供了一種基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器，包括：

第一延時積分器401、第一時鐘比較器402、第一抽取器403、第二抽取器404、第二延時積分器405和第二時鐘比較器406；還包括第一加法器407、第二加法器408、第三加法器409；

其中，第一加法器407的同相輸入端與輸入信號x連接，輸出端與第一延時積分器401的輸入端連接；第一時鐘比較402的輸入端與第一延時積分器401的輸出端連接，第一時鐘比較402的輸出端輸出信號y1，并連接至第一加法器的反相輸入端；

第一抽取器403的第一端與第一延時積分器401的輸出端連接，第一抽取器403的第二端與第二加法器408的同相輸入端連接，第二抽取器404的第一端與第一時鐘比較器402的輸出端連接，第二抽取器404的第二端與第二加法器408的反相輸入端連接；

第二加法器408的輸出端與第三加法器409的同相輸入端連接，第三加法器409的輸出端與第二延時積分器405的輸入端連接；第二時鐘比較406的輸入端與第二延時積分器405的輸出端連接，第二時鐘比較406的輸出端輸出信號y2，并連接至第三加法器408的反相輸入端；

其中，第一延時積分器401和第二延時積分器402均包含一個復(fù)位信號端rst。

進一步的，輸入信號x減去第一個輸出y1后的信號經(jīng)過第一延時積分器401再經(jīng)過第一時鐘比較器402得到輸出y1；同時延時積分器401被周期復(fù)位信號rst周期復(fù)位；第一延時積分器401的輸出信號經(jīng)過第一抽取器403后得到輸出信號x1，第一時鐘比較器402的輸出端信號y1經(jīng)過第二抽取器404后得到輸出信號yd1，輸入信號x1減去yd1作為輸出信號x1減去yd1作為第三加法器409的輸出端信號xin1；輸出端信號xin1減去第二個輸出y2后的信號經(jīng)過第二延時積分器405再經(jīng)過第二時鐘比較器406得到第二輸出y2；最后輸出的值y等于：

y＝[y1(1)+y1(2)+…+y1(n)]*n+[y2(1)+y2(2)+…+y2(n)]

y1(1)表示y1的第一個值，y1(2)表示y1的第二個值，以此類推；

y2(1)表示y2的第一個值，y2(2)表示y2的第二個值，以此類推；

n表示周期復(fù)位信號的周期數(shù)。

進一步地，第一延時積分器401和第二延時積分器405的復(fù)位信號均為rst；第一抽取器403和第二抽取器404的抽取器信號均為dec；且抽取器信號dec高有效要先于復(fù)位信號rst高有效。

進一步的，復(fù)位信號的周期數(shù)n＝2^m，其中，m為大于等于0的整數(shù)。

在本發(fā)明的另一方面，提供了一種基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器，包括：

二選一數(shù)據(jù)選擇器1005、第四加法器1007、第五加法器1008、第三延時積分器1001、第三時鐘比較器1002、第三抽取器1003、第四抽取器1004；

二選一數(shù)據(jù)選擇器1005的輸出端與第四加法器1007的同相輸入端連接，第四加法器1007的輸出端與第三延時積分器1001的輸入端連接，第三時鐘比較器1002的輸入端與第三延時積分器1001的輸出端連接，第三時鐘比較1002的輸出端輸出信號y，并連接至第四加法器1007的反相輸入端；

第三抽取器1003的第一端與第三延時積分器1001的輸出端連接，第三抽取器1003的第二端與第五加法器1008的同相輸入端連接，第四抽取器1004的第一端與第三時鐘比較器1002的輸出端連接，第四抽取器1004的第二端與第五加法器1008的反相輸入端連接；

輸入信號x連接二選一數(shù)據(jù)選擇器1005的第一輸入端，第五加法器1008的輸出端連接二選一數(shù)據(jù)選擇器1005的第二輸入端；

其中，第三延時積分器1001包含一個復(fù)位信號端rst，第三抽取器1003和第四抽取器1004的抽取器信號均為dec。

進一步地，通過二選一數(shù)據(jù)選擇器1005的控制端sel選擇x作為1階sigmadeltamodulator的輸入，同時第三延時積分器1001復(fù)位；然后運行n1周期得到輸出y的n1個輸出，這n1個輸出y累加得到數(shù)字碼dh；運行n1個周期后通過第三抽取器1003和第四抽取器1004得到當(dāng)前的量化誤差值xin1，同時通過sel選擇xin1作為1階sigmadeltamodulator的輸入，同時第三延時積分器1001復(fù)位；再運行n2個周期得到輸出y的n2個輸出，這n2個輸出累加得到數(shù)字碼dl；最后的轉(zhuǎn)換結(jié)果為dh*n2+dl。

本發(fā)明的基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)中，綜合了sigmadeltamodulator模數(shù)轉(zhuǎn)換器和twostep模數(shù)轉(zhuǎn)換器這兩種模數(shù)轉(zhuǎn)換器的優(yōu)點，可以達到較高精度的模數(shù)轉(zhuǎn)換，同時在不增加數(shù)字處理復(fù)雜度的情況下實現(xiàn)較快的轉(zhuǎn)換速度。而且模數(shù)轉(zhuǎn)換器的精度對器件匹配精度不敏感，后續(xù)數(shù)字處理電路也可較為簡單。

并且通過控制時序的方式使得整個電路結(jié)構(gòu)共用同一個1階sigmadeltamodulator，從而進一步簡化模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)。

附圖說明

圖1為本發(fā)明一實施例的基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；

圖2為本發(fā)明一實施例的復(fù)位信號rst和抽取器信號dec的控制波形圖；

圖3位本發(fā)明另一實施例的基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)示意圖；

圖4為本發(fā)明另一實施例的時序控制波形圖；

圖5本發(fā)明基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)中模擬部分的電路結(jié)構(gòu)示意圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步的詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施方式僅僅用以解釋本發(fā)明，并不限定本發(fā)明的保護范圍。

如圖1所示，在本發(fā)明一個實施例中，提供了一種基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器，包括：第一延時積分器401、第一時鐘比較器402、第一抽取器403、第二抽取器404、第二延時積分器405和第二時鐘比較器406；還包括第一加法器407、第二加法器408、第三加法器409。

其中，第一加法器407的同相輸入端與輸入信號x連接，輸出端與第一延時積分器401的輸入端連接；第一時鐘比較器402的輸入端與第一延時積分器401的輸出端連接，第一時鐘比較402的輸出端輸出信號y1，并連接至第一加法器的反相輸入端。

第一抽取器403的第一端與第一延時積分器401的輸出端連接，第一抽取器403的第二端與第二加法器408的同相輸入端連接，第二抽取器404的第一端與第一時鐘比較器402的輸出端連接，第一抽取器403的第二端與第二加法器408的反相輸入端連接。

第二加法器408的輸出端與第三加法器409的同相輸入端連接，第三加法器409的輸出端與第二延時積分器405的輸入端連接；第二時鐘比較406的輸入端與第二延時積分器405的輸出端連接，第二時鐘比較406的輸出端輸出信號y2，并連接至第三加法器408的反相輸入端。

其中，第一延時積分器401和第二延時積分器402均包含一個復(fù)位信號端rst。

輸入信號x減去第一個輸出y1后的信號經(jīng)過第一延時積分器401再經(jīng)過第一時鐘比較器402得到輸出y1。同時延時積分器401被周期復(fù)位信號rst周期復(fù)位。第一延時積分器401的輸出信號經(jīng)過第一抽取器403后得到輸出信號x1，第一時鐘比較器402的輸出端信號y1經(jīng)過第二抽取器404后得到輸出信號yd1，輸出信號x1減去yd1作為第二加法器的輸出端信號xin1；輸出端信號xin1減去第二個輸出y2后的信號經(jīng)過第二延時積分器405再經(jīng)過第二時鐘比較器406得到第二輸出y2。

在一個實施例中，第一延時積分器401和第二延時積分器405的復(fù)位信號均為rst。第一抽取器403和第二抽取器404的抽取器信號均為dec。其中，復(fù)位信號rst和抽取器信號dec的控制波形如圖5所示。在附圖5所示的控制波形中，抽取器信號dec高有效要先于復(fù)位信號rst高有效，抽取信號dec和復(fù)位信號rst的周期都為n個周期。

輸入x和輸出y1的差值經(jīng)過延時積分器401，再通過第一時鐘比較器402得到輸出y1。第一時鐘比較器402存在量化誤差q。該結(jié)構(gòu)的數(shù)學(xué)表達式為

y1(z)＝z^(-1)x(z)+(1-z^(-1))q(z)；

z表示z變換，z^(-1)表示一個單位采樣延時，y1(z)表示輸出y1的z變換，x(z)表示輸入x的z變換，q(z)表示量化誤差q的z變換。

y1(1)+…+y1(n)＝x(1)+…+x(n)+q(n)-q(0)；

y1(n)表示輸出y1第n個采樣時間的值，x(n)表示輸入x第n個采樣時間的值，q(n)表示量化誤差q第n個采樣時間的值。

在每次做模數(shù)轉(zhuǎn)換的時候?qū)﹄娐愤M行復(fù)位，即q(0)＝0，此時：

y1(1)+…+y1(n)＝x(1)+…+x(n)+q(n)；

根據(jù)附圖1中的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)，最后輸出的值y等于：

y＝[y1(1)+y1(2)+…+y1(n)]*n+[y2(1)+y2(2)+…+y2(n)]

其中，y1(1)表示y1的第一個值，y1(2)表示y1的第二個值，以此類推；

y2(1)表示y2的第一個值，y2(2)表示y2的第二個值，以此類推；

n表示周期復(fù)位信號的期數(shù)。通常采用2^m方便計算。這樣輸出精度就能夠達到2m位。

通過上述結(jié)構(gòu)，本發(fā)明基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器可以達到較高精度的模數(shù)轉(zhuǎn)換，同時在不增加數(shù)字處理復(fù)雜度的情況下實現(xiàn)較快的轉(zhuǎn)換速度。而且該模數(shù)轉(zhuǎn)換器的精度對器件匹配精度不敏感，后續(xù)數(shù)字處理電路也可較為簡單。

如附圖3所示，在一個實施例中，基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器包括：二選一數(shù)據(jù)選擇器1005、第四加法器1007、第五加法器1008、第三延時積分器1001、第三時鐘比較器1002、第三抽取器1003、第四抽取器1004。

其中，二選一數(shù)據(jù)選擇器1005的輸出端與第四加法器1007的同相輸入端連接，第四加法器1007的輸出端與第三延時積分器1001的輸入端連接，第三時鐘比較器1002的輸入端與第三延時積分器1001的輸出端連接，第三時鐘比較1002的輸出端輸出信號y，并連接至第四加法器1007的反相輸入端。

第三抽取器1003的第一端與第三延時積分器1001的輸出端連接，第三抽取器1003的第二端與第五加法器1008的同相輸入端連接，第四抽取器1004的第一端與第三時鐘比較器1002的輸出端連接，第四抽取器1004的第二端與第五加法器1008的反相輸入端連接。

輸入信號x連接二選一數(shù)據(jù)選擇器1005的第一輸入端，第五加法器1008的輸出端連接二選一數(shù)據(jù)選擇器1005的第二輸入端。

第三延時積分器1001包含一個復(fù)位信號端rst，第三抽取器1003和第四抽取器1004的抽取器信號均為dec。

在一個實施例中，基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器中的時序控制波形圖如附圖4所示，首先，通過二選一數(shù)據(jù)選擇器1005的控制端sel選擇x作為1階sigmadeltamodulator的輸入，同時第三延時積分器1001復(fù)位；可選地，當(dāng)控制端sel為1時，二選一數(shù)據(jù)選擇器1005選擇x作為1階sigmadeltamodulator的輸入。然后運行n1周期得到輸出y的n1個輸出，這n1個輸出y累加得到數(shù)字碼dh；運行n1個周期后通過抽取器1003和1004得到當(dāng)前的量化誤差值xin1，同時通過sel選擇xin1作為1階sigmadeltamodulator的輸入，同時第三延時積分器1001復(fù)位；再運行n2個周期得到輸出y的n2個輸出，這n2個輸出累加得到數(shù)字碼dl。最后的轉(zhuǎn)換結(jié)果為dh*n2+dl。

在這個實施例中，通過控制時序的方式使得整個電路結(jié)構(gòu)共用同一個1階sigmadeltamodulator，從而進一步簡化模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)。

在一個實施例中，本發(fā)明的基于sigmadeltamodulator的模數(shù)轉(zhuǎn)換器結(jié)構(gòu)中模擬部分的電路可以采用附圖5所示的電路結(jié)構(gòu)。如附圖5所示，該電路結(jié)構(gòu)采用全差分的方式實現(xiàn)，輸入信號為vi+和vi-，參考電壓是vr+和vr-，根據(jù)時鐘比較器703的輸出dz來控制交叉開關(guān)801，802，803，804進而實現(xiàn)反饋。進一步地，全差分運算放大器702采用常見的運算放大器結(jié)構(gòu)，比如foldedcascade。該電路中所有的開關(guān)601，602，603，604，605，606，607，608，609，610，611，612，613，614，615，616，617，618通過狀態(tài)機控制其開關(guān)狀態(tài)從而實現(xiàn)附圖2中的功能。同時由于是全差分結(jié)構(gòu)，故601和621，602和622，的控制信號相同，其余相對應(yīng)的開關(guān)的控制信號也都相同，在此不再贅述。

以上所述實施例僅表達了本發(fā)明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。因此，本發(fā)明專利的保護范圍應(yīng)以所附權(quán)利要求為準。