本發(fā)明涉及用于時鐘和數(shù)據(jù)恢復(fù)(cdr)的電路布置以及用于通信系統(tǒng)中的cdr的方法。

在通信系統(tǒng)中，特別是在基于分組的高速串行數(shù)據(jù)通信系統(tǒng)中，cdr可以用于從輸入信號、特別是從自同步(self-clocking)輸入信號中提取恢復(fù)的時鐘信號和恢復(fù)的數(shù)據(jù)信號。即，時鐘嵌入輸入信號的發(fā)送數(shù)據(jù)流中。其中，該提取是例如通過使用恢復(fù)的時鐘信號對輸入信號進(jìn)行采樣來實現(xiàn)的。以該方式，cdr可以避免例如在兩個物理分離的數(shù)據(jù)和時鐘信道之間的潛在時鐘偏移(clockskew)。

對于常見的cdr解決方案，可能需要附加(例如，外部)的精確參考時鐘源。參考時鐘源例如可以被實現(xiàn)為振蕩器，特別是晶體振蕩器。數(shù)個現(xiàn)有的cdr解決方案采用多于一個的控制環(huán)(例如，兩個控制環(huán))。這些因素通常代表現(xiàn)有解決方案的缺點(diǎn)，例如，增加了cdr布置的成本、復(fù)雜性和/或大小?，F(xiàn)有cdr電路布置的其它缺點(diǎn)可以包括抖動、缺乏穩(wěn)健的頻率采集和/或缺乏精確的鎖相。

因此，期望的目的是提供一種用于時鐘和數(shù)據(jù)恢復(fù)的改進(jìn)構(gòu)思，其使得能夠克服現(xiàn)有解決方案的缺點(diǎn)。

該目的是通過獨(dú)立權(quán)利要求的主題來實現(xiàn)的。其他實現(xiàn)方式和實施例是從屬權(quán)利要求的主題。

根據(jù)該改進(jìn)構(gòu)思，例如由鎖相環(huán)電路形成的單個控制環(huán)用于生成恢復(fù)的時鐘信號。具體地，根據(jù)改進(jìn)構(gòu)思的電路布置不需要另外的控制回路。根據(jù)操作模式，電路布置的控制單元選擇第一參考信號或第二參考信號作為控制回路的輸入。此外，根據(jù)改進(jìn)構(gòu)思，cdr不需要外部時鐘源，特別是不需要外部振蕩器(例如，晶體振蕩器)。

根據(jù)改進(jìn)構(gòu)思的一種用于cdr的電路布置包括控制單元、鎖相環(huán)電路和采樣單元?？刂茊卧慌渲脼閺妮斎胄盘柕玫降谝粎⒖夹盘柡偷诙⒖夹盘枴４送?，控制單元被配置為從第一參考信號和第二參考信號之一得到公共參考信號。其中，第一參考信號或第二參考信號是根據(jù)電路布置的操作模式而被選擇作為用于得到公共參考信號的基礎(chǔ)的。鎖相環(huán)電路被配置為基于公共參考信號生成振蕩器信號。采樣單元被配置為從輸入信號提取恢復(fù)的數(shù)據(jù)信號。

其中，該提取根據(jù)振蕩器信號來進(jìn)行。具體地，采樣單元被配置為在對應(yīng)于振蕩器信號的邊沿(例如，對應(yīng)于上升沿)的實例處對輸入信號進(jìn)行采樣。鎖相環(huán)電路被配置為生成振蕩器信號，以使得振蕩器信號和參考信號相對于彼此同步。

根據(jù)電路布置的數(shù)個實現(xiàn)方式，控制單元被配置為在第一鎖定操作模式期間從第一參考信號得到公共參考信號，并且在第二鎖定操作模式期間和在正常操作模式期間從第二參考信號得到公共參考信號。

第一鎖定模式、第二鎖定模式和正常模式可以例如以所述順序依次出現(xiàn)。第一鎖定模式可以例如在向電路布置上電之后或在開始接收新數(shù)據(jù)分組之前啟動。第一鎖定模式的目的可以例如是實現(xiàn)公共參考信號和振蕩器信號的鎖定，特別是同步。正常操作模式可以例如旨在使用與公共參考信號同步的振蕩器信號來執(zhí)行輸入數(shù)據(jù)信號的提取，即生成恢復(fù)的數(shù)據(jù)信號。

可以位于第一鎖定模式與正常模式之間的第二鎖定模式可以例如具有如下目的：在控制單元從使用第一參考信號切換至使用第二參考信號以生成公共參考信號之后改進(jìn)公共參考信號和振蕩器信號的鎖定和/或同步。在某種意義上，第二鎖定模式表示第一鎖定模式與正常模式之間的緩沖模式。

在電路布置的數(shù)個實現(xiàn)方式中，鎖相環(huán)電路被配置為在第一鎖定模式期間使用第一帶寬來生成振蕩器信號，并且在第二鎖定模式期間以及在正常模式期間使用低于第一帶寬的第二帶寬來生成振蕩器信號。

在第一鎖定模式期間，使用較高的帶寬(即，第一帶寬)來例如加速鎖定過程，即，減少實現(xiàn)同步的公共參考信號和振蕩器信號所需的時間。然而，在正常模式期間，可以優(yōu)選地使用較低帶寬、特別是第二帶寬來保持同步。在這樣的實現(xiàn)方式中，第二鎖定模式例如還可以用作緩沖模式，例如以減少由于從第一帶寬改變?yōu)榈诙挾鸬淖兓?/p>

在電路布置的一些實現(xiàn)方式中，控制單元還包括邊沿檢測器和脈沖發(fā)生器電路，其被配置為根據(jù)輸入信號生成脈沖信號和第一參考信號。

在電路布置的一些實現(xiàn)方式中，脈沖信號是第一參考信號的反相型式，反之亦然。

在電路布置的一些實現(xiàn)方式中，脈沖信號由具有由輸入信號的標(biāo)稱位周期tbn的預(yù)定部分(例如，標(biāo)稱位周期tbn的一半或近似一半)給定的寬度的脈沖組成。

在電路布置的一些實現(xiàn)方式中，邊沿檢測器和脈沖發(fā)生器電路被配置為在輸入信號的每個邊沿處生成正脈沖和負(fù)脈沖。

在電路布置的一些實現(xiàn)方式中，邊沿檢測器和脈沖發(fā)生器電路被配置為通過在輸入信號的所有邊沿處生成正脈沖來生成脈沖信號，并且通過在輸入信號的所有邊沿處生成負(fù)脈沖來生成第一參考信號，或者反之亦然。

在電路布置的一些實現(xiàn)方式中，控制單元還包括邊沿檢測器和脈沖發(fā)生器電路，其被配置為借助于異或(xor)運(yùn)算而生成脈沖信號和第一參考信號。例如，異或運(yùn)算將輸入信號與輸入信號的、相對于輸入信號延遲了輸入信號的標(biāo)稱位周期tbn的預(yù)定部分的型式組合。

輸入信號的位周期對應(yīng)于輸入信號被保持為邏輯高值的時間周期以表示邏輯高的位值，或者對應(yīng)于邏輯低值以表示邏輯低的位值。然而，由于變化，例如由于工藝-電壓-溫度(pvt)變化，輸入信號的實際位周期可能偏離位周期的標(biāo)稱值，即標(biāo)稱位周期tbn。

標(biāo)稱位周期tbn的預(yù)定部分可以例如是標(biāo)稱位周期tbn的一半。然而，其它部分可以適用于特定情況和/或應(yīng)用。

在電路布置的一些實現(xiàn)方式中，鎖相環(huán)電路包括被配置為基于控制信號生成振蕩器信號的第一受控延遲線。

在電路布置的一些實現(xiàn)方式中，第一受控延遲線被配置為基于控制信號和振蕩器信號自身而生成振蕩器信號。

在電路布置的一些實現(xiàn)方式中，第一受控延遲線被配置為作為環(huán)形振蕩器、特別是作為壓控環(huán)形振蕩器進(jìn)行操作。

在電路布置的一些實現(xiàn)方式中，鎖相環(huán)電路被配置為基于公共參考信號生成控制信號。

在電路布置的一些實現(xiàn)方式中，鎖相環(huán)電路包括第一受控延遲線，其被配置為基于控制信號、被反饋至第一受控延遲線(例如，反饋至第一受控延遲線的反相輸入端)的振蕩器信號自身、以及被反相且反饋至第一受控延遲線(例如，反饋至第一受控延遲線的非反相輸入端)的振蕩器信號來生成振蕩器信號。

例如，鎖相環(huán)電路將振蕩器信號的相位和/或頻率與公共參考信號的相位和/或頻率進(jìn)行比較，以根據(jù)該比較生成控制信號。由于第一受控延遲線的雙重反饋耦合，第一受控延遲線有效地用作電壓控制振蕩器。特別地，延遲線可以例如被配置為使輸入信號延遲標(biāo)稱位周期tbn的部分。然而，可以在操作過程期間根據(jù)控制信號來調(diào)整該延遲。

在電路布置的一些實現(xiàn)方式中，控制單元包括第二受控延遲線，該第二受控延遲線與第一受控延遲線匹配，特別是被相同地實現(xiàn)，并且被配置為根據(jù)控制信號和輸入信號生成第二參考信號。

在電路布置的一些實現(xiàn)方式中，第二受控延遲線被配置為通過使脈沖信號延遲輸入信號的標(biāo)稱位周期tbn的預(yù)定部分(例如，標(biāo)稱位周期tbn的一半或近似一半)來生成第二參考信號。

在電路布置的一些實現(xiàn)方式中，鎖相環(huán)電路包括相位-頻率檢測器。相位-頻率檢測器被配置為將公共參考信號與振蕩器信號進(jìn)行比較，特別是將公共參考信號的相位和/或頻率與振蕩器信號的相位和/或頻率進(jìn)行比較。

在電路布置的一些實現(xiàn)方式中，延遲鎖定環(huán)電路被配置為根據(jù)該比較生成控制信號。

在電路布置的一些實現(xiàn)方式中，相位-頻率檢測器被實現(xiàn)為三態(tài)相位-頻率檢測器，例如被實現(xiàn)為線性三態(tài)相位-頻率檢測器。

在電路布置的一些實現(xiàn)方式中，公共參考信號的相位和/或頻率與振蕩器信號的相位和/或頻率的比較是線性相位和/或頻率比較。

在電路布置的一些實現(xiàn)方式中，相位-頻率檢測器被配置為對公共參考信號的上升沿敏感。特別地，相位-頻率檢測器被配置為在第一鎖定操作模式期間對第一參考信號的上升沿敏感，而在第二鎖定操作模式期間以及在正常操作模式期間對第二參考信號的上升沿敏感。

在電路布置的一些實現(xiàn)方式中，相位-頻率檢測器被配置為對公共參考信號的下降沿敏感。特別地，相位-頻率檢測器被配置為在第一鎖定操作模式期間對第一參考信號的下降沿敏感，而在第二鎖定操作模式期間以及在正常操作模式期間對第二參考信號的下降沿敏感。

在電路的數(shù)個實現(xiàn)方式中，鎖相環(huán)電路包括門控裝置和相位-頻率檢測器。門控裝置被配置為根據(jù)門信號使公共參考信號和振蕩器信號通過或者阻斷公共參考信號和振蕩器信號。特別地，門控裝置被配置為如果門信號呈現(xiàn)出邏輯高值，則使公共參考信號和振蕩器信號通過至相位-頻率檢測器，同時門控裝置被配置為如果門信號呈現(xiàn)出邏輯低值，則阻斷公共參考信號和振蕩器信號，反之亦然。相位-頻率檢測器被配置為將公共參考信號與振蕩器信號進(jìn)行比較，特別是將公共參考信號的相位和頻率與振蕩器信號的相位和頻率進(jìn)行比較。此外，延遲鎖定環(huán)電路被配置為根據(jù)該比較生成控制信號。

根據(jù)電路布置的另一實現(xiàn)方式，鎖相環(huán)電路還包括電荷泵和環(huán)路濾波器。電荷泵被配置為基于第一檢測器信號和第二檢測器生成泵信號。第一檢測器信號和第二檢測器信號是由相位-頻率檢測器根據(jù)對公共參考信號與振蕩器信號的比較、特別是相位比較的結(jié)果而生成的。環(huán)路濾波器被配置為通過對泵信號進(jìn)行濾波來生成控制信號。

在電路布置的一些實現(xiàn)方式中，泵信號線性地或近似線性地取決于由相位-頻率檢測器對公共參考信號的相位和/或頻率與振蕩器信號的相位和/或頻率的比較的結(jié)果。

根據(jù)電路布置的其它實現(xiàn)方式，控制單元還包括門邏輯電路，其被配置為基于第一參考信號、鎖定信號和操作模式生成門信號。鎖定信號由鎖相環(huán)電路生成，并且指示振蕩器信號和公共參考信號是否處于鎖相狀態(tài)，即，它們是否同步。為了確定振蕩器信號和公共參考信號是否同步，鎖相環(huán)電路可以例如確定振蕩器信號的邊沿與參考信號的邊沿之間的延遲是否小于閾值。

根據(jù)電路布置的其它實現(xiàn)方式，鎖相環(huán)電路還包括鎖定檢測器，其被配置為確定振蕩器信號的邊沿與公共參考信號的邊沿之間的延遲，并且基于所確定的延遲生成鎖定信號。

在電路布置的其它實現(xiàn)方式中，門邏輯電路還被配置為生成門信號，以使得門控裝置在第一鎖定模式期間和在第二鎖定模式期間使公共參考信號和振蕩器信號連續(xù)地通過。此外，門邏輯電路被配置為在正常模式期間借助于相位-頻率檢測器來確定輸入信號是否呈現(xiàn)出適于與振蕩器信號的邊沿進(jìn)行比較的邊沿。門邏輯電路還被配置為根據(jù)該確定來生成門信號以使得門控裝置使公共參考信號和振蕩器信號通過或阻斷公共參考信號和振蕩器信號。

特別地，門邏輯電路可以例如生成門信號，該門信號使得門控裝置在確定適于與振蕩器信號的邊沿進(jìn)行比較的邊沿的情況下使公共參考信號和振蕩器信號通過至相位-頻率檢測器，而在另外的情況下，在正常模式期間阻斷公共參考信號和振蕩器信號。

在電路布置的其它實現(xiàn)方式中，控制單元包括第二受控延遲線。

第二受控延遲線例如與第一受控延遲線匹配，特別地相同地實現(xiàn)，并且被配置為通過根據(jù)控制信號使脈沖信號延遲來生成第二參考信號。

根據(jù)改進(jìn)構(gòu)思，還提供了一種用于cdr的方法。該方法包括從輸入信號得到第一參考信號和第二參考信號。從第一參考信號和第二參考信號之一得到公共參考信號，其中，根據(jù)操作模式選擇第一參考信號或第二參考信號。該方法還包括基于公共參考信號生成振蕩器信號并且使振蕩器信號和公共參考信號同步。此外，該方法包括從輸入信號中提取恢復(fù)的數(shù)據(jù)信號，其中，該提取根據(jù)振蕩器信號來進(jìn)行。

根據(jù)該方法的數(shù)個實現(xiàn)方式，在第一鎖定操作模式期間從第一參考信號得到公共參考信號，而在第二鎖定操作模式期間以及在正常操作模式期間從第二參考信號得到公共參考信號。

在該方法的數(shù)個實現(xiàn)方式中，在第一鎖定模式期間，使用第一帶寬來使振蕩器信號與公共參考信號同步。此外，在第二鎖定操作模式期間以及在正常操作模式期間，使用第二帶寬來進(jìn)行該同步。

根據(jù)該方法的其它實現(xiàn)方式，借助于異或運(yùn)算來生成脈沖信號和第一參考信號。異或運(yùn)算將輸入信號與輸入信號的、相對于輸入信號延遲了輸入信號的標(biāo)稱位周期tbn的預(yù)定部分的型式組合。通過根據(jù)控制信號使脈沖信號延遲來生成第二參考信號，該控制信號用于使振蕩器信號與公共參考信號同步。

該方法的另外的實現(xiàn)容易從電路布置的各種實現(xiàn)方式和實施例得到，反之亦然。

以下，通過參考附圖、借助于示例性實現(xiàn)方式來詳細(xì)解釋本發(fā)明。功能相同或具有相同效果的部件可以由相同的附圖標(biāo)記表示。相同的、分別相同的部件可以僅關(guān)于它們首次出現(xiàn)的附圖進(jìn)行描述，但是不一定在連續(xù)的附圖中重復(fù)它們的描述。

在附圖中，

圖1示出了根據(jù)改進(jìn)構(gòu)思的電路布置的示例性實現(xiàn)方式；

圖2示出了根據(jù)改進(jìn)構(gòu)思的電路布置的另一示例性實現(xiàn)方式；

圖3示出了根據(jù)改進(jìn)構(gòu)思的電路布置的另一示例性實現(xiàn)方式；

圖4示出了邊沿檢測器和脈沖發(fā)生器電路的示例性實現(xiàn)方式及相應(yīng)的時序圖；

圖5示出了受控延遲線的示例性實現(xiàn)方式；

圖6示出了相位-頻率檢測器的示例性實現(xiàn)方式；

圖7示出了表示根據(jù)改進(jìn)構(gòu)思的用于cdr的方法的示例性實現(xiàn)方式的流程圖；

圖8示出了在第一鎖定模式和第二鎖定模式期間根據(jù)改進(jìn)構(gòu)思的電路布置的時序圖；

圖9示出了在正常模式期間根據(jù)改進(jìn)構(gòu)思的電路布置的時序圖；以及

圖10示出了在正常模式期間根據(jù)改進(jìn)構(gòu)思的電路布置的另一時序圖。

圖1示出了根據(jù)改進(jìn)構(gòu)思的用于時鐘和數(shù)據(jù)恢復(fù)cdr的電路布置的示例性實現(xiàn)方式。該電路布置包括控制單元ctrl、鎖相環(huán)電路pll以及采樣單元smpl。輸入信號sdin被提供至控制單元ctrl和采樣單元smpl。優(yōu)選地，輸入信號sdin是自同步二進(jìn)制信號，特別是呈現(xiàn)出位周期tb的自同步非歸零信號。此外，鎖相環(huán)電路pll耦合在控制單元ctrl與采樣單元smpl之間，并且從控制單元ctrl接收門信號pfdg以及公共參考信號fref0。鎖相環(huán)電路pll向控制單元ctrl提供鎖定信號lck和復(fù)位信號srs，并且向采樣單元smpl提供振蕩器信號sosc。

控制單元ctrl被配置為根據(jù)電路布置的操作模式而從輸入信號sdin得到公共參考信號fref0。特別地，控制單元ctrl根據(jù)操作模式從第一參考信號plsn(未示出，參見圖2和圖3)或從第二參考信號plsd(未示出，參見圖2和圖3)得到公共參考信號fref0?；诠矃⒖夹盘杅ref0，鎖相環(huán)電路pll根據(jù)操作模式、使用第一帶寬或第二帶寬來生成振蕩器信號sosc。

采樣單元smpl根據(jù)振蕩器信號sosc從輸入信號sdin提取恢復(fù)的數(shù)據(jù)信號rxd并且輸出恢復(fù)的時鐘信號rxclk。特別地，通過借助于振蕩器信號sosc對輸入信號sdin進(jìn)行采樣來執(zhí)行該提取。

操作模式例如是第一鎖定操作模式、第二鎖定操作模式以及正常操作模式。這些操作模式可以例如以所述順序依次出現(xiàn)。特別地，第一鎖定模式例如可以在上電之后啟動。

第一鎖定模式的目的是例如實現(xiàn)鎖相環(huán)電路pll的鎖相狀態(tài)，即特別是公共參考信號fref0與振蕩器信號sosc的同步。在第一鎖定模式期間，鎖相環(huán)電路pll使用第一帶寬來生成振蕩器信號sosc，并且公共參考信號fref0是從第一參考信號plsn得到的。在第二鎖定模式期間以及在正常模式期間，鎖相環(huán)電路pll使用第二帶寬，并且公共參考信號fref0是從第二參考信號plsd得到的。

第一帶寬和優(yōu)選地低于第一帶寬的第二帶寬是例如借助于鎖相環(huán)電路pll的內(nèi)部設(shè)置、特別是電荷泵電流設(shè)置和/或濾波器設(shè)置來實現(xiàn)的。第一鎖定模式的結(jié)束可以通過鎖定信號lck的邏輯狀態(tài)的改變來指示。例如在實現(xiàn)用于公共參考信號fref0與振蕩器信號sosc的同步的閾值條件的情況下，這樣的改變可由鎖相環(huán)電路pll生成。該閾值條件例如可以對應(yīng)于在公共參考信號fref0的預(yù)定數(shù)量的連續(xù)周期期間低于預(yù)定值的、公共參考信號fref0與振蕩器信號sosc之間的相移。

從第一參考信號plsn到第二參考信號plsd的用于得到公共參考信號fref0的改變以及從使用第一帶寬到使用第二帶寬的改變對于正常操作模式而言會是有利的。第二鎖定模式的目的是例如在所述改變之后實現(xiàn)精確的相位穩(wěn)定。第二鎖定模式的長度例如由鎖相環(huán)電路pll、特別是由鎖相環(huán)電路pll所包括的計數(shù)器控制。當(dāng)滿足計數(shù)器條件時，鎖相環(huán)電路pll可以例如將指示例如第二鎖定模式的結(jié)束的復(fù)位信號srs改變至控制單元ctrl。

正常操作模式的目的是例如基于振蕩器信號sosc輸出恢復(fù)的時鐘信號rxclk并且從輸入信號sdin提取恢復(fù)的數(shù)據(jù)信號rxd。在正常模式期間，控制單元ctrl可以例如根據(jù)振蕩器信號、輸入信號sdin(尤其根據(jù)第一參考信號plsn)以及復(fù)位信號srs來控制門信號pfdg。其中，門信號pfdg可以例如使得鎖相環(huán)電路pll使公共參考信號fref0通過或阻斷公共參考信號fref0。例如，每當(dāng)控制單元ctrl確定輸入信號sdin呈現(xiàn)出適于要由鎖相環(huán)電路pll執(zhí)行的與振蕩器信號sosc的邊沿的比較的邊沿，公共參考信號fref0可以通過。在所述比較完成之后，鎖相環(huán)電路pll可以經(jīng)由復(fù)位信號srs向控制單元ctrl指示這一點(diǎn)。

采樣單元可以例如被配置為僅在正常模式期間輸出恢復(fù)的數(shù)據(jù)信號rxd和恢復(fù)的時鐘信號rxclk。

例如，輸入信號sdin所包括的前導(dǎo)信號(preamble)可以指示采樣單元smp是否應(yīng)該輸出恢復(fù)的數(shù)據(jù)信號rxd和恢復(fù)的時鐘信號rxclk。前導(dǎo)信號可以例如包括具有對應(yīng)于位周期tb的單個長度的、交替的邏輯高狀態(tài)和邏輯低狀態(tài)的序列。前導(dǎo)信號的結(jié)束和輸入信號sdin的規(guī)則數(shù)據(jù)流的開始可以通過例如在前導(dǎo)信號的末尾的邏輯高狀態(tài)和/或邏輯低狀態(tài)的特定序列而向采樣單元指示。特定序列可以例如包括持續(xù)至少兩個位周期2*tb的邏輯高狀態(tài)和/或持續(xù)至少兩個位周期2*tb的邏輯低狀態(tài)。

圖2示出了根據(jù)改進(jìn)構(gòu)思的電路布置的另一示例性實現(xiàn)方式。圖2的實現(xiàn)方式基于圖1中所示的實現(xiàn)方式，但是在圖2中更詳細(xì)地指定了電路布置的部件。

在所示的實現(xiàn)方式中，鎖相環(huán)電路pll包括由控制信號vctrl控制的第一受控延遲線dl1。鎖相環(huán)電路pll還包括包含相位-頻率檢測器pfd、電荷泵cp和鎖定檢測器lkd的電路塊。相位-頻率檢測器pfd例如被實現(xiàn)為三態(tài)相位-頻率檢測器，特別是實現(xiàn)為線性三態(tài)相位-頻率檢測器。此外，鎖相環(huán)電路pll包括環(huán)路濾波器lf以及包括第一門g1和第二門g2的門控裝置g1、g2。環(huán)路濾波器lf可以例如被實現(xiàn)為二階濾波器，特別是實現(xiàn)為二階rc濾波器。在所示的示例中，第一門g1和第二門g2被實現(xiàn)為與(and)門。在替選的實現(xiàn)方式中，第一門g1和第二門g2可以以不同方式被實現(xiàn)為例如反相與門(invertedand-gate)。

控制單元ctrl包括邊沿檢測器和脈沖發(fā)生器電路edg、多路復(fù)用器mux、以及耦合在邊沿檢測器和脈沖發(fā)生器電路edg與多路復(fù)用器mux之間的第二受控延遲線dl2。第二受控延遲線dl2可以例如與第一受控延遲線dl1匹配，即，第二受控延遲線dl2可以與第一受控延遲線dl1相同地實現(xiàn)，并且由相同的控制信號vctrl控制。此外，控制單元ctrl包括耦合至控制單元ctrl的其他所述部件中的每一個并耦合至鎖相環(huán)電路pll的門邏輯電路glog。

采樣單元smpl包括在所示的示例中被實現(xiàn)為d觸發(fā)器的采樣觸發(fā)器dff。采樣觸發(fā)器dff在采樣數(shù)據(jù)輸入端d處接收輸入信號sdin，在采樣時鐘輸入端c處接收來自鎖相環(huán)電路pll的振蕩器信號sosc。采樣觸發(fā)器dff例如借助于振蕩器信號sosc的上升沿而對輸入信號sdin進(jìn)行采樣，并且可以在采樣輸出端q處輸出恢復(fù)的數(shù)據(jù)信號rxd。在所示的實現(xiàn)方式中，恢復(fù)的時鐘信號rxclk是例如根據(jù)振蕩器信號sosc給出的。

門邏輯電路glog將門信號pfdg提供至第一門g1和第二門g2。在第一鎖定模式期間，門信號pfdg例如始終處于邏輯高狀態(tài)，即第一門g1和第二門g2在第一鎖定模式期間分別有效地使振蕩器信號sosc和公共參考信號fref0通過。在第一鎖定模式的開始，即，例如在對電路布置上電之后，振蕩器信號sosc和公共參考信號fref0例如不同步，這可以由鎖定檢測器lkd檢測。因此，鎖定檢測器lkd生成的鎖定信號lck例如被設(shè)置為邏輯低值，該邏輯低值可以例如使得多路復(fù)用器mux在第一鎖定模式期間使第一參考信號plsn通過。

基于公共參考信號fref0與振蕩器信號sosc的比較，相位-頻率檢測器pfd、電荷泵cp和環(huán)路濾波器lf可以生成控制信號vctrl，并且將控制信號vctrl提供至第一受控延遲線dl1。因此，可以根據(jù)接收到的控制信號vctrl來調(diào)整第一受控延遲線dl1的內(nèi)部延遲設(shè)置。

第一受控延遲線dl1包括反相的第一輸入端i1、非反相的第二輸入端i2、非反相的第一輸出端o1以及反相的第二輸出端o2。第一輸出端o1被反饋至第一輸入端i1，而第二輸出端o2被反饋至第二輸入端i2，并且將振蕩器信號sosc提供至第一門g1、控制單元ctrl(特別是門邏輯電路glog)以及采樣觸發(fā)器dff。由于第一受控延遲線dl1的這樣的連接，特別是由于所述反饋連接，第一受控延遲線dl1可以有效地作為壓控振蕩器進(jìn)行操作，從而生成振蕩器信號sosc。

鎖相環(huán)電路pll可以調(diào)整控制信號vctrl，直到最終由于第一受控延遲線dl1而導(dǎo)致的延遲對應(yīng)于或近似對應(yīng)于標(biāo)稱位周期tbn的一半為止。

邊沿檢測器和脈沖發(fā)生器電路edg例如通過輸入信號sdin與輸入信號sdin的延遲型式的異或組合而生成脈沖信號pls。第一參考信號plsn是脈沖信號pls的邏輯反相。特別地，脈沖信號pls可以相對于輸入信號sdin延遲輸入信號sdin的標(biāo)稱位周期tbn的一半。

第二受控延遲線dl2被實現(xiàn)為例如與第一受控延遲線dl1相同。第二受控延遲線dl2將非反相第三輸出端o3處的第二參考信號plsd提供至多路復(fù)用器mux，并且將反相的第四輸出端o4處的延遲的第一參考信號plsdn提供至包含相位-頻率檢測器pfd、電荷泵cp以及鎖定檢測器lkd的電路塊。為此，第二受控延遲線dl2根據(jù)控制信號vctrl使脈沖信號pls延遲以生成第二參考信號plsd。此外，第二受控延遲線dl2例如根據(jù)控制信號vctrl使第一參考信號plsn延遲以生成延遲的第一參考信號plsdn。

在第一鎖定模式期間，鎖相環(huán)電路pll通過以所述方式重復(fù)地生成振蕩信號sosc來最終實現(xiàn)鎖相狀態(tài)，即振蕩信號sosc和公共參考信號fref0的同步。鎖相狀態(tài)例如由鎖定檢測器lkd通過對例如公共參考信號fref0和振蕩器信號sosc的對應(yīng)邊沿進(jìn)行比較來確定。如果所述邊沿相對于彼此呈現(xiàn)出低于閾值的延遲，則鎖定檢測器可以例如將鎖定信號lck設(shè)置為邏輯高值。這可以啟動第二鎖定模式。

基于鎖定信號lck的邏輯高狀態(tài)，可以改變電荷泵cp和環(huán)路濾波器lf的內(nèi)部設(shè)置以實現(xiàn)較低帶寬，即鎖相環(huán)電路pll的第二帶寬。這樣從使用第一帶寬切換到使用較低的第二帶寬例如具有為正常模式準(zhǔn)備的目的，其中較低的第二帶寬可能更合適。此外，鎖定信號lck的邏輯高狀態(tài)可以使得多路復(fù)用器mux阻斷第一參考信號plsn，而相反地使在第二鎖定模式期間有效地構(gòu)成公共參考信號fref0的第二參考信號plsd通過。在第二鎖定模式期間，鎖相環(huán)電路pll可以實現(xiàn)振蕩器信號sosc和公共參考信號fref0的更精確同步。

第二鎖定模式的長度例如由相位-頻率檢測器pfd所包括的計數(shù)器控制。如果滿足計數(shù)器條件，特別是如果在第二鎖定模式期間已經(jīng)過一定的操作時間，則復(fù)位信號srs可以向控制單元ctrl、特別是向門邏輯電路glog指示何時滿足計數(shù)器條件。然后，門信號pfdg可以由門邏輯電路glog例如從邏輯高狀態(tài)改變?yōu)檫壿嫷蜖顟B(tài)。因此，第一門g1和第二門g2不再使振蕩器信號sosc和公共參考信號fref0通過，直到門信號pfdg再次呈現(xiàn)出邏輯高狀態(tài)為止。門信號pfdg的邏輯低狀態(tài)可以指示正常操作模式的開始。

在正常模式期間，門信號pfdg可以例如不再始終為邏輯高，也不再始終為邏輯低。相反，在輸入信號sdin并且因此第一參考信號plsn呈現(xiàn)出上升沿或下降沿的情況下，該門信號pfdg可以被設(shè)置為邏輯高值，該上升沿或下降沿可以用于由相位-頻率檢測器pfd與振蕩器信號sosc的相應(yīng)邊沿進(jìn)行比較以便調(diào)節(jié)振蕩器信號sosc。這可以導(dǎo)致在正常模式期間對鎖定狀態(tài)、即對公共參考信號fref0與振蕩器信號sosc的同步的連續(xù)檢查和保持。所述適當(dāng)?shù)倪呇乩缬砷T邏輯電路glog識別，因此，門信號pfdg被設(shè)置為使得第一門g1和第二門g2分別使公共參考信號fref0和振蕩器信號sosc通過的邏輯高，并因此被設(shè)置為鎖相環(huán)電路pll的比較周期。

根據(jù)振蕩器信號sosc和公共參考信號fref0的比較，相位-頻率檢測器、電荷泵cp和環(huán)路濾波器lf生成導(dǎo)致對振蕩器信號sosc的調(diào)節(jié)的控制信號vctrl。在相位-頻率檢測器pfd已經(jīng)將公共參考信號fref0與振蕩器信號sosc進(jìn)行比較之后，其可以例如生成復(fù)位信號srs的邏輯低脈沖。作為響應(yīng)，門邏輯電路glog可以將門信號pfdg設(shè)置為邏輯低，直到如上所述那樣門邏輯電路glog檢測到另一適當(dāng)?shù)倪呇貫橹埂?/p>

在一些實現(xiàn)方式中，相位-頻率檢測器pfd例如對振蕩器信號sosc和/或公共參考信號fref0的上升沿敏感。特別地，在這樣的實現(xiàn)方式中，第一門g1和/或第二門g2可以被實現(xiàn)為與門。

在一些實現(xiàn)方式中，相位-頻率檢測器pfd例如對振蕩器信號sosc和/或公共參考信號fref0的下降沿敏感。特別地，在這樣的實現(xiàn)方式中，第一門g1和/或第二門g2可以被實現(xiàn)為作為與非門的反相與門。

圖3示出了根據(jù)改進(jìn)構(gòu)思的電路布置的另一示例性實現(xiàn)方式。圖3的實現(xiàn)方式基于圖2所示的實現(xiàn)方式。在圖3的實現(xiàn)方式中，采樣單元smpl還包括耦合至采樣輸出端q的起始位檢測器bdet、耦合至采樣數(shù)據(jù)輸入端d的門延遲補(bǔ)償電路cmp、第三門g3以及第四門g4。第三門g3具有分別耦合至采樣輸出端q和起始位檢測器的輸出端的第一輸入端和第二輸入端。在所示的示例中，第三門g3被實現(xiàn)為與門，并且輸出恢復(fù)的數(shù)據(jù)信號rxd。第四門g4具有分別耦合至起始位檢測器的輸出端和第一受控延遲線dl1的非反相的第一輸出端o1的第一輸入端和第二輸入端。在所示的示例中，第三門g3被實現(xiàn)為反相與門，并且輸出恢復(fù)的時鐘信號rxclk。

在圖3中，分開描繪了相位-頻率檢測器pfd、電荷泵cp和鎖定檢測器lkd。相位-頻率檢測器pfd基于公共參考信號fref0和振蕩器信號sosc的比較而生成第一檢測器信號sup和第二檢測器信號sdn，并且將所述檢測器信號sup、sdn提供至電荷泵cp。第一檢測器信號sup和第二檢測器信號sdn的狀態(tài)的組合可以例如使得電荷泵cp與環(huán)路濾波器lf一起相應(yīng)地生成控制信號vctrl，以調(diào)整第一受控延遲線dl1的操作、特別是延遲設(shè)置。

此外，鎖相環(huán)電路pll包括耦合至鎖定檢測器lkd、多路復(fù)用器mux以及邊沿檢測器和脈沖發(fā)生器電路edg的鎖定同步器lks。鎖定檢測器lkd可以對公共參考信號fref0與振蕩器信號sosc進(jìn)行比較，以確定是否實現(xiàn)鎖定狀態(tài)，因此，如上所述那樣生成鎖定信號lck。然而，在所示的示例中，多路復(fù)用器mux可以例如不接收來自鎖定檢測器lkd的鎖定信號lck，而是可以接收來自鎖定同步器lks的同步鎖定信號lcks。

其中，鎖定同步器lks基于鎖定信號lck生成同步鎖定信號lcks。為此，鎖定同步器lks可以例如根據(jù)脈沖信號pls和延遲的第一參考信號plsdn來使鎖定信號lck延遲。特別地，在鎖定信號lck已從邏輯低值變?yōu)檫壿嫺咧抵?，鎖定同步器lks例如僅在第一參考信號plsn和第二參考信號plsd二者都呈現(xiàn)出邏輯低值時將同步鎖定信號lcks從邏輯低值改變?yōu)檫壿嫺咧怠Ｒ赃@樣的方式，例如可以避免在相位-頻率檢測器pfd處的假上升沿或假下降沿或毛刺(glitch)。

門延遲補(bǔ)償電路cmp例如向輸入信號sdin加上延遲，以補(bǔ)償控制單元ctrl和/或鎖相環(huán)電路pll的內(nèi)部延遲、特別是邊沿檢測器和脈沖發(fā)生器電路edg和多路復(fù)用器mux的延遲。

起始位檢測器bdet確定輸入信號sdin是否呈現(xiàn)出前導(dǎo)信號，并且特別地可以識別指示前導(dǎo)信號的結(jié)束和輸入信號sdin的規(guī)則數(shù)據(jù)流的開始的邏輯高和/或邏輯低狀態(tài)的特定序列。在起始位檢測器bdet已識別出特定序列的情況下，其可以例如向第三門g3和第四門g4輸出邏輯高信號。因此，第三門可以使恢復(fù)的數(shù)據(jù)信號rxd通過，并且第四門g4可以使振蕩器信號sosc通過并反相以生成恢復(fù)的時鐘信號rxclk。包括振蕩器信號sosc的反相的、恢復(fù)的時鐘信號rxclk的生成表示根據(jù)如圖2所示的非反相振蕩器信號sosc給出的恢復(fù)的時鐘信號rxclk的替選。

圖4的上部示出了邊沿檢測器和脈沖發(fā)生器電路edg的示例性實現(xiàn)方式。邊沿檢測器和脈沖發(fā)生器電路edg包括延遲元件de和異或門xg。延遲元件de的輸入端被提供了輸入信號sdin，并且延遲元件de的輸出端耦合至異或門xg的第一輸入端。延遲元件例如使輸入信號延遲標(biāo)稱位周期tbn的一半。異或門xg的第二輸入端被提供了輸入信號sdin。異或門xg的非反相輸出端提供脈沖信號pls，而異或門的反相輸出端提供第一參考信號plsn。

在圖4的下部中，示出了輸入信號sdin、脈沖信號pls和第一參考信號plsn的相應(yīng)時序圖。其中，示出了輸入信號sdin的序列，其包括分別具有位周期tb的長度的一系列后續(xù)的高狀態(tài)和低狀態(tài)。以這樣的方式生成的脈沖信號pls和第一參考信號plsn呈現(xiàn)出與輸入信號sdin的上升沿同步的上升沿。此外，脈沖信號pls和第一參考信號plsn呈現(xiàn)出在所示的示例中具有為位周期tb的一半的周期的一系列交替的邏輯高狀態(tài)和邏輯低狀態(tài)。

圖5示出了第二受控延遲線dl2的示例性實現(xiàn)方式，第二受控延遲線dl2包括偏置電路bc和多個延遲單元dc1、dc2、dcn。偏置電路bc接收控制信號vctrl，并且基于控制信號vctrl而向多個延遲單元dc1、dc2、dcn提供相應(yīng)的轉(zhuǎn)向信號。第一延遲單元dc1接收脈沖信號pls和第一參考信號plsn，并且將所述信號的延遲型式輸出至第二延遲單元dc2。以模擬方式，多個延遲單元dc1、dc2、dcn中的每個延遲單元使各個輸入信號延遲，最終，由最后一個延遲單元dcn生成第二參考信號plsd和延遲的第一參考信號plsdn。

根據(jù)第二受控延遲線dl2的實際實現(xiàn)方式，如果控制信號vctrl增大，則可以增大或減小由第二受控延遲線dl2引起的總延遲。相應(yīng)地，如果控制信號vctrl減小，則可以減小或增大總延遲。

第一受控延遲線dl1例如以與第二受控延遲線dl2相同的方式實現(xiàn)。對于在根據(jù)改進(jìn)構(gòu)思的電路布置中實現(xiàn)的第一受控延遲線dl1，要相應(yīng)地調(diào)適多個延遲單元dc1、dc2、dcn的相應(yīng)輸入信號和輸出信號。

圖6示出了被實現(xiàn)為線性三態(tài)相位-頻率檢測器的相位-頻率檢測器pfd的示例性實現(xiàn)方式。相位-頻率檢測器pfd包括第一檢測器觸發(fā)器dff1和第二檢測器觸發(fā)器dff2以及第五門g5。第一檢測器觸發(fā)器dff1的第一數(shù)據(jù)輸入端d1和第二檢測器觸發(fā)器dff2的第二數(shù)據(jù)輸入端d2例如連接至恒定的邏輯高狀態(tài)。第一檢測器觸發(fā)器dff1的第一時鐘輸入端c1接收振蕩器信號sosc，并且第二檢測器觸發(fā)器dff2的第二時鐘輸入端c2接收公共參考信號fref0。在第一檢測器觸發(fā)器dff1的第一輸出端q1，生成第一檢測器信號sup，并且在第二檢測器觸發(fā)器dff2的第二輸出端q2，生成第二檢測器輸出sdn。

第一檢測器輸出信號sup和第二檢測器輸出信號sdn分別被提供至第五門g5的第一輸入端和第二輸入端。在所示的示例中，第五門g5被實現(xiàn)為反相與門。第五門g5的輸出端連接至第一檢測器觸發(fā)器dff1的復(fù)位輸入端和第二檢測器觸發(fā)器dff2的復(fù)位輸入端。

以這樣的方式，當(dāng)公共參考信號fref0相對于振蕩器信號sosc延遲時，相位-頻率檢測器pfd可以例如在第一檢測器信號sup中生成脈沖，并且當(dāng)振蕩器信號sosc相對于公共參考信號fref0延遲時，相位-頻率檢測器pfd可以例如在第二檢測器信號sdn中生成脈沖。

圖6所示的實現(xiàn)方式對應(yīng)于電路布置的實現(xiàn)方式，其中，當(dāng)控制信號vctrl增大時，由第一受控延遲線dl1引起的總延遲和由第二延遲線dl2引起的總延遲減小。在替選的實現(xiàn)方式中，其中當(dāng)控制信號vctrl增大時，由第一受控延遲線dl1引起的總延遲和由第二延遲線dl2引起的總延遲增大，將以相反的方式供給第一時鐘輸入端c1和第二時鐘輸入端c2。即，在這樣的實現(xiàn)方式中，第一檢測器觸發(fā)器dff1的第一時鐘輸入端c1接收公共參考信號fref0，并且第二檢測器觸發(fā)器dff2的第二時鐘輸入端c2接收振蕩器信號sosc。

圖7示出了表示根據(jù)改進(jìn)構(gòu)思的用于cdr的方法的流程圖。

在框402中，從輸入信號sdin得到第一參考信號plsn和第二參考信號plsd。以下的框404至410對應(yīng)于第一鎖定模式。在框404中，將鎖定信號lock設(shè)置為邏輯低或保持在邏輯低，而將門信號pfdg和復(fù)位信號srs二者設(shè)置為邏輯高或保持在邏輯高。此外，使用第一帶寬，即，調(diào)整內(nèi)部設(shè)置，例如鎖相環(huán)電路pll的電流設(shè)置和/或濾波器設(shè)置，以實現(xiàn)第一帶寬。

然后，在框406中，基于公共參考信號fref0與第一參考信號plsn的比較來生成控制信號vctrl。特別地，將公共參考信號fref0的相位和/或頻率與第一參考信號plsn的相位和/或頻率進(jìn)行比較?；诳刂菩盘杤ctrl和振蕩器信號sosc，生成振蕩器信號sosc，特別地調(diào)適振蕩器信號sosc。

然后，在框410中確定是否實現(xiàn)了振蕩器信號sosc和公共參考信號fref0的鎖相狀態(tài)，即振蕩器信號sosc和公共參考信號fref0是否同步。如果不是這樣的情況，則該方法從框406重新開始。如果實現(xiàn)了鎖相狀態(tài)，則該方法進(jìn)行到包括框412至418的第二鎖定模式。

在框412中，將鎖定信號lck設(shè)置為邏輯高，并且從現(xiàn)在開始使用第二帶寬來生成控制信號vctrl并調(diào)節(jié)振蕩器信號sosc。在框414中，基于第二參考信號plsd和振蕩器信號sosc生成控制信號vctrl。此外，在框416中，基于控制信號vctrl和振蕩器信號sosc對振蕩器信號sosc進(jìn)行調(diào)適。在框418中，確定是否滿足計數(shù)器條件，特別是確定與第二鎖定模式的預(yù)定周期相關(guān)聯(lián)的特定時間是否已經(jīng)過去。如果不是這樣的情況，則方法從框414重新開始。如果滿足計數(shù)器條件，則啟動包括框420到426的正常操作模式。

在框420中，將門信號pfdg設(shè)置為邏輯低。然后，在框422中，確定輸入信號sdin或第一參考信號plsn是否分別包括適于與振蕩器信號sosc進(jìn)行比較的邊沿。如果不是這樣的情況，則在框426中使用振蕩器信號sosc從輸入信號sdin中提取恢復(fù)的數(shù)據(jù)信號rxd?；谡袷幤餍盘杝osc生成恢復(fù)的時鐘信號rxclk。

然后，在框422中，再次確定輸入信號sdin是否包括適于與振蕩器信號sosc進(jìn)行比較的邊沿。如果在框422中確定這樣的邊沿，則該方法以框428而不是框426繼續(xù)。在框428中，將門信號pfdg設(shè)置為邏輯高。在框430中，基于第二參考信號plsd和振蕩器信號sosc生成控制信號vctrl。然后，在框431中，將復(fù)位信號srs和門信號二者設(shè)置為邏輯低。在框432中，基于控制信號vctrl和振蕩器信號sosc自身來生成振蕩器信號sosc，并且將復(fù)位信號srs設(shè)置為邏輯高。然后，該方法如之前一樣以框426進(jìn)行。在正常模式期間，如上所述那樣重復(fù)執(zhí)行框422至框432和框426。

圖8示出了在第一鎖定模式和第二鎖定模式下進(jìn)行操作的根據(jù)改進(jìn)構(gòu)思的電路布置的時序圖。

該圖示出了輸入信號sdin，其例如呈現(xiàn)出包括具有根據(jù)位周期tb給出的周期的、交替的邏輯高狀態(tài)和邏輯低狀態(tài)的序列的前導(dǎo)信號?；谳斎胄盘杝din，脈沖信號pls和第一參考信號plsn由邊沿檢測器和脈沖發(fā)生器電路edg生成，也參見圖4。

在理想情況下，例如脈沖信號pls的邏輯高狀態(tài)和邏輯低狀態(tài)的周期具有相同的長度，即標(biāo)稱位周期tbn的一半，并且脈沖信號pls的上升沿與輸入信號sdin的上升沿同步，如圖4所示。然而，例如由于不可避免的變化，特別是功率-電壓-溫度(pvt)變化，如圖8所示，與所述理想情況的偏差發(fā)生。第二參考信號plsd由第二受控延遲線dl2通過使脈沖信號pls延遲tbn/2的周期而生成。

在第一鎖定模式期間，即當(dāng)同步鎖定信號lcks為邏輯低時，公共參考信號fref0是根據(jù)第一參考信號plsn給出的，其中，可能存在由于多路復(fù)用器mux的操作而引起的多路復(fù)用器延遲tmux。在鎖定信號lck已由鎖定檢測器lkd從邏輯低切換至邏輯高之后，鎖定同步器lks生成同步鎖定信號lcks。其中，例如通過使鎖定信號lck延遲來生成同步鎖定信號lcks，以使得同步鎖定信號lcks的上升沿與第一參考信號plsn和第二參考信號plsd的邏輯低狀態(tài)一致。

在第二鎖定模式期間，即當(dāng)同步鎖定信號lcks為邏輯高時，公共參考信號fref0是根據(jù)第二參考信號plsd給出的。此外，這里，公共參考信號fref0可以相對于第二參考信號plsd延遲多路復(fù)用器延遲tmux。直接在從第一鎖定模式改變?yōu)榈诙i定模式之后，在振蕩器信號sosc的邊沿與公共參考信號fref0的邊沿之間存在延遲terr，如圖8所示。延遲terr源自脈沖信號pls的脈沖寬度偏移了tbn/2的標(biāo)稱值。

在第二鎖定模式下的一段操作時間之后，可以例如通過調(diào)節(jié)振蕩器信號socs來固化(cure)延遲terr，如所示。然后，當(dāng)操作模式從第二鎖定模式改變?yōu)檎ＤＪ?未示出)時，類似的延遲可以忽略不計，這是因為公共參考信號fref0沒有進(jìn)一步改變，鎖相環(huán)電路pll的帶寬也沒有進(jìn)一步改變。

圖9示出了在正常模式下進(jìn)行操作的根據(jù)改進(jìn)構(gòu)思的電路布置的時序圖。示出的是輸入信號sdin和相應(yīng)得到的第一參考信號plsn的示例性序列。此外，示出了振蕩器信號sosc和公共參考信號fref0，其處于鎖相狀態(tài)，即，它們的上升沿同步。

每當(dāng)?shù)谝粎⒖夹盘杙lsn示出下降沿時，在輸入信號sdin示出適于與振蕩器信號sosc的上升沿比較的上升沿或下降沿的這種情況下，門信號pfdg可以從邏輯低切換至邏輯高。這例如使得第一門g1和第二門g2分別使振蕩器信號sosc和公共參考信號fref0通過。這在圖9中例如通過門信號pfdg與振蕩器信號scosc的與組合的時序序列以及門信號pfdg與公共參考信號fref0的與組合的時序序列來指示。

當(dāng)相位-頻率檢測器pfd已完成振蕩器信號sosc與公共參考信號fref0的比較時，相位-頻率檢測器pfd生成復(fù)位信號srs的邏輯低脈沖，因此，門邏輯電路將門信號pfdg復(fù)位為邏輯低，直到用于比較的另一適當(dāng)邊沿可用為止。在最下面示出了所得到的恢復(fù)的數(shù)據(jù)信號rxd的時序序列。

圖10示出了例如在正常模式下進(jìn)行操作的根據(jù)改進(jìn)構(gòu)思的電路布置的另一時序圖。該電路布置包括例如作為根據(jù)圖3的實現(xiàn)方式的門延遲補(bǔ)償電路cmp。

例如，由于pvt變化、部件的內(nèi)部變化或其它變化和影響，各種信號的延遲可能發(fā)生。在第二參考信號plsd的上升沿與公共參考信號fref0之間可能存在例如由與多路復(fù)用器mux有關(guān)的變化引起的多路復(fù)用器延遲tmux。此外，在脈沖信號pls的上升沿與輸入信號sdin的上升沿之間可能存在例如由與邊沿檢測器和脈沖發(fā)生器電路edg有關(guān)的變化引起的發(fā)生器延遲tedg。在所示的示例中，所述多路復(fù)用器延遲tmux和發(fā)生器延遲tedge總計為總延遲tcmp＝tmux+tedg。

在理想情況下，多路復(fù)用器延遲tmux和發(fā)生器延遲tedg并且因此總延遲tcmp會為零，并且振蕩器信號sosc的上升沿會例如正好在輸入信號sdin的上升沿與下降沿之間的中心處。然而，在實際系統(tǒng)中，由于所述變化，總延遲tcmp可能偏離零。在低速應(yīng)用中，偏差可以忽略不計。然而，例如在高速應(yīng)用中，偏差以及振蕩器信號sosc的所述上升沿可能相對于中心偏移的事實是不可忽略的，因此，必須進(jìn)行補(bǔ)償。

例如，可以通過在使用采樣觸發(fā)器dff對輸入信號sdin進(jìn)行采樣之前、借助于門延遲補(bǔ)償電路cmp向輸入信號sdin加上等于總延遲tcmp的延遲來實現(xiàn)該補(bǔ)償。為此，可以在補(bǔ)償單元cmp內(nèi)實現(xiàn)類似于多路復(fù)用器mux以及邊沿檢測器和脈沖發(fā)生器電路edg的部件。這些相似的部件示出例如與實際的多路復(fù)用器mux以及實際的邊沿檢測器和脈沖發(fā)生器電路edg相同或近似相同的pvt變化。

以類似的方式，除了多路復(fù)用器延遲tmux和發(fā)生器延遲tedge之外或作為其替選，也可以借助于門延遲補(bǔ)償電路cmp來固化其它延遲。以這種方式，可以實現(xiàn)在輸入信號sdin的上升沿與下降沿之間的中心處進(jìn)行借助于振蕩器信號sdin的采樣。

需要強(qiáng)調(diào)的是，采樣實例不必一定位于輸入信號sdin的上升沿與下降沿之間的中心處，如以上出于附圖原因而描述的那樣。相反，采樣優(yōu)選地是在圖10的示例中但通常不等同于輸入信號sdin的上升沿與下降沿之間的中心的、在輸入信號sdin的位周期的中間執(zhí)行。

借助于根據(jù)改進(jìn)構(gòu)思的用于cdr的實現(xiàn)方式，可以克服現(xiàn)有解決方案的缺點(diǎn)。特別地，改進(jìn)構(gòu)思提供了用于cdr的電路布置和方法，其不需要多于單個控制環(huán)路也不需要外部參考頻率。

例如，相位-頻率檢測器的使用可以有助于低水平的抖動，魯棒的頻率采集和/或精確的鎖定。

此外，從第一參考信號plsn變?yōu)榈诙⒖夹盘杙lsd以得到公共參考信號fref0可以例如使得能夠提高電路布置的精度。例如，由于pvt變化，脈沖信號pls和第一參考信號plsn可以呈現(xiàn)出偏離標(biāo)稱位周期tbn的一半的期望值的最小脈沖寬度。對于高精度，采樣單元smpl對輸入信號sdin的采樣優(yōu)選地發(fā)生在位周期的中心。通過使用正常模式下的第二參考信號plsd而不是第一參考信號(例如，參見圖10)，該采樣會相對于位周期的中心而變得特別準(zhǔn)確。

附圖標(biāo)記

ctrl控制單元

pll鎖相環(huán)

smpl采樣單元

dl1,dl2受控延遲線

pfd相位-頻率檢測器

cp電荷泵

lf環(huán)路濾波器

edg邊沿檢測器和脈沖發(fā)生器電路

lkd鎖定檢測器

lks鎖定同步器

glog門邏輯電路

dff采樣觸發(fā)器

mux多路復(fù)用器

g1,g2,g3,g4,g5門

bdet起始位檢測器

d數(shù)據(jù)輸入端

c時鐘輸入端

q采樣輸出端

cmp門延遲補(bǔ)償電路

fref0公共參考信號

plsn第一參考信號

plsd第二參考信號

sosc振蕩器信號

rxclk恢復(fù)的時鐘信號

rxd恢復(fù)的數(shù)據(jù)信號

sdin輸入信號

vctrl控制信號

pfdg門信號

sup,sdn檢測器信號

pls脈沖信號

lck鎖定信號

srs復(fù)位信號

plsdn延遲的第一參考信號

sbt起始位信號

lcks同步鎖定信號