Rom讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生電路和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種ROM讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生電路；本發(fā)明還涉及一種具有ROM讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生方法。
【背景技術(shù)】
[0002]只讀存儲(chǔ)器(Read-Only Memory, ROM)是一種只能讀取數(shù)據(jù)的存儲(chǔ)器。在晶圓制造過程中，通常將客戶提供的ROM數(shù)據(jù)碼(Code)以一層特制的光罩(Mask)制造在ROM電路中，ROM Code在這里指客戶需要寫到ROM電路中的數(shù)據(jù)，Code 一經(jīng)寫入，便不能再做變更。
[0003]對(duì)于R0M，一般用戶比較關(guān)心的是以下幾個(gè)參數(shù)指標(biāo):I) ROM面積；2) ROM功耗；3)ROM讀取速度。
[0004]同一個(gè)ROM在被寫入不同ROM Code的情況下，ROM位線(Bit Line，BL)上的負(fù)載也會(huì)不同，位線上的負(fù)載即寫入的Code。位線上的負(fù)載越多，則會(huì)造成ROM電路讀取數(shù)據(jù)更困難。如圖1所示，是現(xiàn)有Nor型ROM示意圖；PM0S管101為各位線BL的上拉器件(Pull-updevice)，PMOS管101用于將各位線BL上拉到電源電壓VDD。ROM的陣列結(jié)構(gòu)102中包括了多行字線 WL 如 WL [0], WL [I], WL [2], WL [3]等和多列位線 BL 如 BL[0]，BL[1]，BL[2]，BL[3]等，Nor型ROM的各節(jié)點(diǎn)為位線和字線定義的點(diǎn)，如虛線框103所示節(jié)點(diǎn)和地GND之間沒有掛載NMOS管即沒有掛負(fù)載，虛線框104所示節(jié)點(diǎn)和地GND之間掛載了一個(gè)NMOS管負(fù)載，同一位線BL上的各NMOS管負(fù)載并聯(lián)在位線和地GND之間。掛載了 NMOS管的地址位即節(jié)點(diǎn)存儲(chǔ)的數(shù)據(jù)是0，那沒有掛負(fù)載的地址位就存儲(chǔ)了數(shù)據(jù)I。以掛載NMOS管為數(shù)據(jù)O來(lái)假設(shè)，位線上存儲(chǔ)的O越多，則位線上的負(fù)載越大，這條位線讀取數(shù)據(jù)就更困難，需要更長(zhǎng)的時(shí)間(即更寬的內(nèi)部時(shí)鐘脈沖)來(lái)負(fù)責(zé)數(shù)據(jù)的讀取。
[0005]為了使ROM讀取數(shù)據(jù)時(shí)不出現(xiàn)錯(cuò)誤，現(xiàn)有技術(shù)中，ROM在設(shè)計(jì)時(shí)一般采用如圖2所示的內(nèi)部時(shí)鐘脈沖產(chǎn)生電路。現(xiàn)有ROM讀取電路包括:邏輯控制電路201，參考位線充放電控制電路202，靈敏放大電路(SA)203，參考位線(reference bitline)204。參考位線204包括滿負(fù)載205。
[0006]利用參考位線充放電控制電路202對(duì)具有滿負(fù)載205的參考位線204進(jìn)行充放電并得到充放電時(shí)間；相當(dāng)于模擬最惡劣Code情況下能成功讀取數(shù)據(jù)所需要的時(shí)間。
[0007]然后通過靈敏放大器203和邏輯控制電路201產(chǎn)生相當(dāng)于上述得到的充放電時(shí)間的內(nèi)部時(shí)鐘脈沖CLKinternal用于ROM讀取Code數(shù)據(jù)，考慮到邏輯控制電路201的延時(shí)，內(nèi)部時(shí)鐘脈沖CLKinternal實(shí)際上要大于上述充放電時(shí)間。圖2中邏輯控制電路201還連接由外部時(shí)鐘脈沖206。
[0008]如圖2所示的現(xiàn)有ROM讀取電路的好處是不管該ROM中存儲(chǔ)的是何種Code，ROM都將有充足的時(shí)間余量將數(shù)據(jù)成功讀取出來(lái)，不會(huì)出現(xiàn)讀取時(shí)間不足導(dǎo)致的讀取出錯(cuò)。即現(xiàn)有技術(shù)的優(yōu)點(diǎn)是ROM讀取數(shù)據(jù)的時(shí)間余量較大，能應(yīng)對(duì)用戶任何ROM Code。但是實(shí)際使用中很多用戶的Rom Code其實(shí)并不會(huì)讓位線滿負(fù)載。這樣的話，過寬的內(nèi)部時(shí)鐘脈沖在成功讀完數(shù)據(jù)后就會(huì)出現(xiàn)較大時(shí)間余量，這些時(shí)間余量會(huì)帶來(lái)如下兩個(gè)缺點(diǎn):1)R0M功耗的上升；2)R0M讀取速度的變慢。

【發(fā)明內(nèi)容】

[0009]本發(fā)明所要解決的技術(shù)問題是提供一種ROM讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生電路，能減少ROM功耗及讀取時(shí)間。為此，本發(fā)明還提供一種ROM讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生方法。
[0010]為解決上述技術(shù)問題，本發(fā)明提供的ROM讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生電路包括:邏輯控制電路，參考位線充放電控制電路，靈敏放大電路，參考位線。
[0011]所述參考位線的負(fù)載為可變更負(fù)載，所述可變更負(fù)載根據(jù)ROM數(shù)據(jù)碼寫入到ROM電路后ROM電路中的最大位線負(fù)載進(jìn)行調(diào)整。
[0012]所述參考位線充放電控制電路用于對(duì)所述參考位線進(jìn)行充放電并得到充放電時(shí)間，所述充放電時(shí)間由所述可變更負(fù)載決定。
[0013]通過所述靈敏放大電路和所述邏輯控制電路產(chǎn)生用于對(duì)ROM電路進(jìn)行數(shù)據(jù)讀取的內(nèi)部時(shí)鐘脈沖，所述內(nèi)部時(shí)鐘脈沖的脈沖寬度由所述充放電時(shí)間決定，所述內(nèi)部時(shí)鐘脈沖的脈沖寬度保證在讀取所述最大位線負(fù)載所對(duì)應(yīng)的位線上的數(shù)據(jù)時(shí)具有充足的時(shí)間余量來(lái)實(shí)現(xiàn)正確讀取。
[0014]進(jìn)一步的改進(jìn)是，所述可變更負(fù)載大于等于所述最大位線負(fù)載。
[0015]進(jìn)一步的改進(jìn)是，所述內(nèi)部時(shí)鐘脈沖的脈沖寬度大于等于所述參考位線充放電時(shí)間。
[0016]進(jìn)一步的改進(jìn)是，所述內(nèi)部時(shí)鐘脈沖的脈沖寬度保證在完成讀取所述最大位線負(fù)載所對(duì)應(yīng)的位線上的數(shù)據(jù)時(shí)還具有設(shè)計(jì)要求的時(shí)間余量。
[0017]進(jìn)一步的改進(jìn)是，定義所述參考位線的可變更負(fù)載的光罩層和寫入所述ROM數(shù)據(jù)碼的光罩層采用同一光罩層，在寫入所述ROM數(shù)據(jù)碼時(shí)同時(shí)變更所述參考位線的負(fù)載。
[0018]進(jìn)一步的改進(jìn)是，所述參考位線的負(fù)載設(shè)置多個(gè)固定的階梯的可選負(fù)載，所述可變更負(fù)載從所述多個(gè)固定的階梯的可選負(fù)載中選擇。
[0019]進(jìn)一步的改進(jìn)是，所述多個(gè)固定的階梯的可選負(fù)載包括:100%滿負(fù)載，75%滿負(fù)載，50%滿負(fù)載，25%滿負(fù)載。
[0020]為解決上述技術(shù)問題，本發(fā)明提供的ROM讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生方法包括如下步驟:
[0021]步驟一、將所述參考位線的負(fù)載設(shè)置為可變更負(fù)載，且是在ROM電路中寫入ROM數(shù)據(jù)碼的同時(shí)對(duì)參考位線的負(fù)載進(jìn)行變更，所述可變更負(fù)載根據(jù)ROM數(shù)據(jù)碼寫入到ROM電路后ROM電路中的最大位線負(fù)載進(jìn)行調(diào)整。
[0022]步驟二、通過參考位線充放電控制電路對(duì)所述參考位線進(jìn)行充放電并得到充放電時(shí)間，所述充放電時(shí)間由所述可變更負(fù)載決定。
[0023]步驟三、通過靈敏放大電路和邏輯控制電路產(chǎn)生用于對(duì)ROM電路進(jìn)行數(shù)據(jù)讀取的內(nèi)部時(shí)鐘脈沖，所述內(nèi)部時(shí)鐘脈沖的脈沖寬度由所述充放電時(shí)間決定，所述內(nèi)部時(shí)鐘脈沖的脈沖寬度保證在讀取所述最大位線負(fù)載所對(duì)應(yīng)的位線上的數(shù)據(jù)時(shí)具有充足的時(shí)間余量來(lái)實(shí)現(xiàn)正確讀取。
[0024]本發(fā)明通過將參考位線的負(fù)載為可變更負(fù)載，且該可變更負(fù)載是根據(jù)ROM數(shù)據(jù)碼寫入到ROM電路后ROM電路中的最大位線負(fù)載進(jìn)行調(diào)整，通過將可變更負(fù)載根據(jù)最大位線負(fù)載進(jìn)行調(diào)整設(shè)定，能夠保證形成的內(nèi)部時(shí)鐘脈沖的脈沖寬度足夠大從而能實(shí)現(xiàn)對(duì)最大位線負(fù)載所對(duì)應(yīng)的位線的正確讀取，相對(duì)于現(xiàn)有技術(shù)中將參考位線的負(fù)載設(shè)置為滿負(fù)載的情形，本發(fā)明能在保證正確讀取的前提下最大限度的減少參考位線的負(fù)載大小，從而能減少ROM功耗及讀取時(shí)間。
[0025]另外，本發(fā)明定義參考位線的可變更負(fù)載的光罩層和寫入ROM數(shù)據(jù)碼的光罩層采用同一光罩層，所以本發(fā)明并不會(huì)增加額外成本。
【附圖說明】
[0026]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0027]圖1是現(xiàn)有Nor型ROM示意圖；
[0028]圖2是現(xiàn)有ROM讀取電路示意圖；
[0029]圖3是本發(fā)明實(shí)施例ROM讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生電路示意圖；
[0030]圖4是本發(fā)明實(shí)施例定義參考位線的可變更負(fù)載的光罩層示意圖。
【具體實(shí)施方式】
[0031]如圖3所述，是本發(fā)明實(shí)施例ROM讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生電路示意圖；本發(fā)明實(shí)施例ROM讀數(shù)據(jù)內(nèi)部時(shí)鐘脈沖產(chǎn)生電路包括:邏輯控制電路1，參考位線4充放電控制電路2，靈敏放大電路3，參考位線即Reference bitline4 ；
[0032]所述參考位線4的負(fù)載為可變更負(fù)載5，所述可變更負(fù)載5根據(jù)ROM數(shù)據(jù)碼寫入到ROM電路后ROM電路中的最大位線負(fù)載進(jìn)行調(diào)整。
[0033]所述參考位線4充放電控制電路2用于對(duì)所述參考位線4進(jìn)行充放電并得到充放電時(shí)間，所述充放電時(shí)間由所述可變更負(fù)載5決定。
[0034]通過所述靈敏放大電路3和所述邏輯控制電路I產(chǎn)生用于對(duì)ROM電路進(jìn)行讀取的內(nèi)部時(shí)鐘脈沖，所述內(nèi)部時(shí)鐘脈沖的脈沖寬度由所述充放電時(shí)間決定，所述內(nèi)部時(shí)鐘脈沖的脈沖寬度保證在讀取所述最大位線負(fù)載所對(duì)應(yīng)的位線上的數(shù)據(jù)時(shí)具有充足的時(shí)間余量來(lái)實(shí)現(xiàn)正確讀取。
[0035]較佳為，所述可變更負(fù)載5大于等于所述最大位線負(fù)載，這樣通過對(duì)具有所述可變更負(fù)載5的所述參考位線4進(jìn)行充放電所得到所述內(nèi)部時(shí)鐘脈沖的脈沖寬度大于等于所述充放電時(shí)間，從而也能較好的保證內(nèi)部時(shí)鐘脈沖在讀取所述最大位線負(fù)載所對(duì)應(yīng)的位線上的數(shù)據(jù)時(shí)具有充足的時(shí)間余量來(lái)實(shí)現(xiàn)正確讀取。
[0036]較佳為，所述參考位線的負(fù)載設(shè)置多個(gè)固定的階梯的可選負(fù)載，所述多個(gè)固定的階梯的可選負(fù)載包括:100%滿負(fù)載，75%滿負(fù)載，50%滿負(fù)載，25%滿負(fù)載；所述可變更負(fù)載從所述多個(gè)固定的階梯的可選負(fù)載中選擇。采用設(shè)置多個(gè)固定的階梯的可選負(fù)載的方式能夠方便所述可變更負(fù)載的設(shè)置，即只需在所述多個(gè)固定的階梯的可選負(fù)載選擇一個(gè)大于等于所述最大位線負(fù)載的可選負(fù)載即可。
[0037]較佳為，所述內(nèi)部時(shí)鐘脈沖的脈沖寬度保證在完成讀取所述最大位線負(fù)載所對(duì)應(yīng)的位線上的數(shù)據(jù)時(shí)還具有設(shè)計(jì)要求的時(shí)間余量如具有占總脈沖寬度22%的時(shí)間余量。
[0038]較佳為，定義所述參考位線4的可變更負(fù)載5的光