在核工業(yè)中，與目前使用的基于cpu的系統(tǒng)形成對比，存在趨向基于fpga的安全i&c系統(tǒng)和模塊的強(qiáng)大趨勢。

fpga提供許多優(yōu)點(diǎn)，特別是在具有許多并行輸入和輸出信號的復(fù)雜系統(tǒng)的環(huán)境下。目前，針對基于cpu的i&c平臺的所有特定項(xiàng)目工程任務(wù)可以在信號流導(dǎo)向的、人可讀的圖表的幫助下由非電子專家來執(zhí)行。工具鏈自動將這些圖表轉(zhuǎn)換為c代碼，該c代碼可以在基于cpu的安全i&c系統(tǒng)上編譯和運(yùn)行。

因?yàn)檎麄€工具鏈的二進(jìn)制結(jié)果是高度可預(yù)測的，所以這種方法論可以符合安全應(yīng)用程序。然而，這將基于cpu的方法與基于fpga的方法區(qū)分開來：由于fpga及其工具鏈的性質(zhì)，即使在設(shè)計入口電平上的小變化也可能導(dǎo)致最終芯片的先前不可預(yù)知的、完全不同的時序特征。因此，到目前為止，安全i&c工業(yè)并沒有遵循基于圖表的方法與fpga后端。相反，電子專家需要使用基于硬件描述語言(諸如vhdl)的眾所周知的技術(shù)來做相應(yīng)的fpga設(shè)計入口。這導(dǎo)致在不同情況下需要重復(fù)使用固定設(shè)計，或者導(dǎo)致包含不僅來自核應(yīng)用領(lǐng)域還有來自fpga設(shè)計領(lǐng)域的專家的非常復(fù)雜的項(xiàng)目工程任務(wù)。此外，每個fpga設(shè)計都需要通過采用精心設(shè)計開發(fā)和驗(yàn)證過程來非常仔細(xì)地進(jìn)行認(rèn)證。

在另一個背景下，除了核能行業(yè)之外，還提出了fpga的局部重配置(partialreconfiguration)。參見例如專利us7669168b1：“用于在可編程器件中動態(tài)連接模塊的方法和裝置”。

本文的基本思想是具有本地預(yù)路由低電平邏輯塊(locallypre-routedlow-levellogicblocks)的數(shù)據(jù)庫，該邏輯塊可以單獨(dú)地組合到配置fpga的比特流。

原則上，如果能正確地應(yīng)用局部重配置，則其將是給定問題的解決方案，但是：

·復(fù)雜的并且因此很難認(rèn)證的工具鏈必須滿足目前沒有廣泛供應(yīng)并且不是非常穩(wěn)定的這個特征。

·在專門連接到特定引腳的情況下，特定模塊僅適用于芯片上的特定插槽(位置)。例如，如果在引腳1-4上需要投票塊并且在引腳10-20上需要濾波器塊，則必要的模塊庫(modulelibrary)將必須在這些引腳上恰好包含投票塊(加上在其它引腳組合上的投票塊)。相同情況適用于濾波器塊和所有其它邏輯功能塊，因此，所得到的預(yù)認(rèn)證庫將必須非常大：針對潛在的大量插槽需要各種塊。

·用于連接到特定引腳的塊的插槽具有固定的尺寸，因此單個門消耗了與復(fù)雜濾波器功能一樣多的邏輯資源。因此，將有必要對邏輯塊的尺寸等級進(jìn)行分組，這將進(jìn)一步限制有效的引腳功能組合。

·現(xiàn)有工具存在許多其它實(shí)際問題，諸如，例如時鐘限制(不是每個塊都可以使用每個時鐘)或時鐘粒度(clockgranularity)(由于特定邊界因此塊需要相當(dāng)大，因此大芯片也只能分為幾個插槽)。

·只有少數(shù)不同的fpga支持局部重配置，即基于閃存或基于反熔絲的fpga通常不會支持局部重配置，不幸的是這特別適用于給定環(huán)境。

總而言之，局部重配置是用于解決一些問題的簡潔而強(qiáng)有力的解決方案，但是不太適合給定情況，所述給定情況顯然不需要完全動態(tài)可(重新)配置邏輯塊的全功率，而只需要幾個動態(tài)引腳連接到功能塊。局部重配置的主要重點(diǎn)是從邏輯塊的時分復(fù)用的意義上來說在fpga的部分上電以后動態(tài)(重新)配置fpga的部分，以減少所需的硬件資源或滿足現(xiàn)場更新。這沒有清楚地設(shè)計在給定應(yīng)用程序中。此外，它不能被視為成熟的技術(shù)，因此幾乎不能適用于必須支撐數(shù)十年的核i&c系統(tǒng)。

因此，本發(fā)明的目的是在繼續(xù)獲得fpga技術(shù)的優(yōu)勢的同時，保持經(jīng)過證明的以圖表為中心的特定項(xiàng)目工程方法，以及同時避免關(guān)于局部重配置技術(shù)的上述問題。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明，這個目的通過具有權(quán)利要求1或權(quán)利要求2的特征的電路布置來實(shí)現(xiàn)。

優(yōu)選實(shí)施例和改進(jìn)是從屬權(quán)利要求的主題和隨后的詳細(xì)描述。

簡而言之，以本發(fā)明為基礎(chǔ)的構(gòu)思是總體思路的進(jìn)步，該總體思路是可以將要被實(shí)施的整個邏輯拆分成幾個器件，然而這些器件中的一個(或一些)是固定的，而這些器件中的一個(或一些)需要適用于特定項(xiàng)目(專用)的需求。

根據(jù)本發(fā)明的基本思想是為了限制用于系統(tǒng)的動態(tài)項(xiàng)目fpga部分的自由度，以簡化工具鏈(這也減輕了認(rèn)證)。

該方法基于開發(fā)包含潛在需求邏輯功能的超集的一個或更多個預(yù)認(rèn)證fpga設(shè)計的想法。換言之，存在通用的、預(yù)先配置的fpga，其除了通用應(yīng)用程序的邏輯功能之外，具有多個特定領(lǐng)域(即，適用于核電站中的i&c任務(wù))。這些不適用于特定項(xiàng)目需求，但是它們可以以足夠靈活的方式來應(yīng)用，以便通過具有以特定項(xiàng)目方式將相應(yīng)的功能單元或塊彼此連接的可能性而仍采用基于圖表的工程項(xiàng)目流程。

一個前提條件是與安全i&c應(yīng)用程序通常需要的邏輯相比許多現(xiàn)有的fpga設(shè)備提供大量邏輯的事實(shí)。這允許開發(fā)(并且仔細(xì)認(rèn)證)包含不同項(xiàng)目可能所需的邏輯塊的超集的fpga設(shè)計。

這種設(shè)計的示例可以具有以下特征：

·基本數(shù)字信號，例如，包括幾十個：邏輯功能(and/or/xor……)、投票塊、延遲塊、報警塊、背板總線接口……

·濾波器和控制器：濾波器塊、控制器單元(pid、pi、……)、信號積分器、信號微分器、rms單元……

·特殊功能：算法，例如，與某些核方面有關(guān)的算法

·基本模擬信號，例如，幾十個：串行數(shù)字接口(spi、i2s、……)、比較單元、計算單元(加、減、……)、延遲塊、背板總線接口

如果實(shí)際可行，fpga主圖像當(dāng)然也可以包含來自不同域(數(shù)字、模擬)的功能塊，這些功能塊被分組在一起以適應(yīng)某些典型的應(yīng)用程序。

這種主fpga圖像可以以下面的方式用于i&c應(yīng)用程序：

a)cpld方法

這個想法是將大型fpga與大量引腳(例如，500個用戶i/o)組合起來，一個或多個cpld包圍著該大型fpga。fpga主圖像以所有fpga引腳都連接到定義明確功能的方式來完全地固定和設(shè)計。cpld作為可編程開關(guān)矩陣來工作，該可編程開關(guān)矩陣以特定項(xiàng)目方式將例如復(fù)雜邏輯子板的50-60個輸入/輸出引腳連接到fpga引腳(包括在若干fpga功能之間的所有連接)。

與fpga相反，cpld提供的硬件資源少得多(這使得它們幾乎不可用作主可編程邏輯器件—即使對于給定的應(yīng)用程序也不行)，但它們提供嚴(yán)格可預(yù)測的時序，因此提供比較簡單的工具鏈。只有cpld的配置(若可以，加上一些預(yù)編程的參考值，見下文)定義了特定項(xiàng)目功能，因此定義了fpga板的所有信號。因此，動態(tài)(＝以圖表為中心)的cpld工具鏈比fpga工具鏈更易于管理以及提供更容易的認(rèn)證。cpld還可以，例如，通過不斷讀取(并檢查)fpga配置或通過與其它的用fpga實(shí)現(xiàn)的完整性檢查機(jī)制進(jìn)行通信來執(zhí)行完整性檢查。因此可以開發(fā)允許(半)自動創(chuàng)建相應(yīng)的cpld圖像的特定項(xiàng)目的工程流程。

這種方法的主要優(yōu)點(diǎn)包括：

·工程項(xiàng)目可以與當(dāng)前基于cpu的i&c平臺保持一致—甚至可以基于cpu和基于fpga來不同地實(shí)現(xiàn)(幾乎)相同的前端原理圖。

·幾乎可以充分使用fpga技術(shù)的潛力。由于特定功能與特定引腳相關(guān)聯(lián)的事實(shí)，因此可能存在這種方法劣于“經(jīng)典”fpga方法的情況。

·通過fpga的標(biāo)準(zhǔn)，工程項(xiàng)目成本低，同時仍然具有高的靈活度以滿足不同的項(xiàng)目需求。

·由于只需要關(guān)心幾個主圖像加上開發(fā)工具鏈，所以維護(hù)工作量少。

·從概念上說，高復(fù)雜性是可行的—商業(yè)設(shè)備上可用引腳的數(shù)量似乎是限制因素。

另一方面，缺點(diǎn)包括：

·“真正的”cpld顯然正在逐步過時，并且在遙遠(yuǎn)的將來可能不容易找得到。

·具有高引腳數(shù)量的cpld很少(如果完全可用)—因此或許，每個fpga需要多于一個cpld。

·額外cpld的成本作為開銷。

但是，這些缺點(diǎn)并不能從根本上擾亂本構(gòu)思的可行性，并且其優(yōu)點(diǎn)遠(yuǎn)遠(yuǎn)超過了這些缺點(diǎn)。

b)外部交叉開關(guān)方法/fgpa方法

代替cpld，可以應(yīng)用在非易失性存儲器或本地cpu的幫助下配置的專用的交叉開關(guān)ic或甚至另一個“編組”fpga—其優(yōu)選地具有只能創(chuàng)建開關(guān)配置圖像的非常特殊的、嚴(yán)格控制的工具鏈-。

如果專用的fpga僅用于編組，則甚至黑盒工具鏈(black-boxtoolchain)也是可用的(對于上述cpld方法也是如此)：

·自動vhdl發(fā)生器為fpga創(chuàng)建所需的編組矩陣代碼，該編組矩陣代碼由供應(yīng)商特定的工具鏈編譯為比特流。

·為了認(rèn)證特定項(xiàng)目的編組器件，開發(fā)了通用測量/認(rèn)證系統(tǒng)(例如pcb)，該通用測量/認(rèn)證系統(tǒng)包含由測試基礎(chǔ)設(shè)施包圍的相同類型的編組器件。這個認(rèn)證系統(tǒng)僅用于自動判斷任何開關(guān)矩陣圖像的特性(例如，做出的連接、輸入-輸出時序)的100％并且創(chuàng)建其報告的目的。100％的特性判斷自然也包括100％的測試。

·項(xiàng)目工程師需要在所述合格的專用測試硬件(當(dāng)然可以重新使用)的幫助下來測試他們的最終編組開關(guān)圖像，以證明黑盒工具鏈已經(jīng)正確地運(yùn)行。

·因此，復(fù)雜的fpga工具鏈無關(guān)緊要，可以使用大而方便的fpga代替舊的/成熟的cpld或其它外來設(shè)備。

·此外，由于這個構(gòu)思適用于任何fpga，因此只要存在用于這個特定fpga類型可用的認(rèn)證板/測試板，過時就不是問題。

這種方法具有上述cpld方法的所有優(yōu)點(diǎn)，以及因?yàn)槠洳慌c特定設(shè)備相關(guān)聯(lián)并可以因?yàn)檫^時或多樣性理由被轉(zhuǎn)移到其它設(shè)備，從而提供處理過時的有效方法。缺點(diǎn)主要在于合適的軟件工具和測試設(shè)備的開發(fā)稍微復(fù)雜一些。

此外，如果仍然有將不會很快被停產(chǎn)的可用設(shè)備，則通用陣列邏輯器件(gal)可能被認(rèn)為是易于認(rèn)證的。

c)熔絲/反熔絲asic方法

除了不是編組fpga之外，這種方法類似于前一種方法，提出了一次性可編程熔絲/反熔絲asic。這個構(gòu)思的背景是熔絲/反熔絲fpga提供了許多優(yōu)點(diǎn)的事實(shí)，因?yàn)樗鼈兺ㄟ^對其“編程”僅僅是硬件制造的最后一步的方式來代表實(shí)際的硬件。然而，基于熔絲的fpga在市場上再也不容易找得到，而基于反熔絲的fpga相當(dāng)昂貴。作為一種補(bǔ)救措施，人們可以采取開發(fā)自己的(定制)熔絲/反熔絲路由器件，該器件非常簡單因?yàn)樗恍枰魏芜壿嬙?，而“只”包含可編程路由。所需的技術(shù)相當(dāng)老舊，并且無論如何得到了很好地驗(yàn)證和測試。

這種方法的優(yōu)點(diǎn)包括：

·在實(shí)際硬件中實(shí)現(xiàn)編組，而無需考慮上電問題或單粒子翻轉(zhuǎn)(singleeventupset)。

·由于這個解決方案是一次性可編程的，因此可實(shí)現(xiàn)的網(wǎng)絡(luò)安全級別可能高于其它解決方案。

相關(guān)的缺陷可能包括與asic相關(guān)的對應(yīng)開發(fā)工作和長期穩(wěn)定性問題。

d)pcb方法

這種方法類似于前一種方法。它致力于使用印刷電路板(pcb)而不是cpld或fpga來為主fpga提供編組的想法。再次，可以期待相當(dāng)多的工作用于合適(定制)pcb的開發(fā)、制造和認(rèn)證。另一方面，所需的技術(shù)也得到了很好地驗(yàn)證和測試。

e)比特流補(bǔ)丁方法：

在這種方法中，fpga類似于選項(xiàng)a)來設(shè)計，但功能塊未連接到fpga引腳。相反，它們被路由到在fpga結(jié)構(gòu)內(nèi)的定義明確的路由開關(guān)。fpga提供幾種布線資源，以將電路的各個部分互連，所述布線資源可以區(qū)分為本地連接和直接連接。這些布線資源結(jié)合許多開關(guān)而被布置在交叉開關(guān)架構(gòu)中，所述許多開關(guān)的設(shè)置形成整個fpga配置的組成部分。

這種方法背后的想法是具有固定的主圖像，該固定的主圖像可以僅通過操縱預(yù)定義的一小組布線(路由)開關(guān)(例如，在擁有數(shù)千個開關(guān)的fpga上的50個)來改變。這是使用低電平比特流操縱工具直接在配置文件電平上完成的。這些工具當(dāng)然必須實(shí)施用于確保整個圖像的完整性的裝置。開關(guān)的選擇和所有其它邏輯資源的固定路由在任何情況下都必須確保充足的時序儲備，而無論如何設(shè)置開關(guān)。因此，特定項(xiàng)目的工程流程支持預(yù)認(rèn)證的主fpga圖像的靜態(tài)補(bǔ)丁，以涵蓋專用配置。

f)可編程開關(guān)矩陣法：

在這種方法中，fpga主圖像還包含可編程開關(guān)矩陣(多路復(fù)用器)邏輯塊，該邏輯塊從fpga外部的非易失性存儲器讀取配置，以及相應(yīng)地觸發(fā)對該fpga上所有邏輯塊的連接。然而，必要的多路復(fù)用器結(jié)構(gòu)僅適用于相當(dāng)少量的輸入和輸出。這不一定阻止在給定環(huán)境中的使用，因?yàn)椴恍枰暾膎xm交叉開關(guān)：引腳和功能的巧妙劃分可以將必要的邏輯和路由資源減少到可管理的量。

所有這些方法的共同之處在于，fpga可以從也連接到fpga的非易失性存儲器讀取參考值(例如，比較器所需的參考值)。如果使用基于sram的fpga，則這個存儲單元還可以包含若干主圖像，該若干主圖像可以通過例如dip開關(guān)、跳線等來選擇。為了確保參考值和/或圖像的完整性，可以應(yīng)用加密算法。

總而言之，與本發(fā)明相關(guān)的優(yōu)點(diǎn)包括但不限于以下事實(shí)：在基于cpu的系統(tǒng)之中目前使用的i&c工程方法在具有其所有優(yōu)點(diǎn)的fpga框架內(nèi)仍然可用：

·不需要用于特定項(xiàng)目工程的電子專家。

·不需要比自我解析圖更難認(rèn)證的特定項(xiàng)目的hdl代碼。這導(dǎo)致大大降低特定項(xiàng)目工程成本。

·與受限于特定反應(yīng)堆類型或特定i&c系統(tǒng)和功能的固定設(shè)計相比，應(yīng)用程序場景的靈活性高。

隨后將參考附圖描述本發(fā)明的示例性實(shí)施例，所述附圖以純示意圖和高度簡化的方式進(jìn)行描述：

圖1是安全i&c系統(tǒng)的復(fù)雜邏輯板，

圖2是根據(jù)圖1的邏輯板的基于fpga的子板，

圖3是圖2的細(xì)節(jié)，以及

圖4是與在根據(jù)圖2的子板上實(shí)現(xiàn)的電路布置的開發(fā)相關(guān)的工程流程的圖解代表。

圖1以粗略概述的方式描述了用在核電站6中的安全儀表與控制(i&c)系統(tǒng)4的復(fù)雜邏輯板2。這個板也被稱為主板。實(shí)際邏輯可以在可互換連接到主板2的子板8上實(shí)現(xiàn)。傳統(tǒng)上，基于cpu的子板8(如果存在)，即，包括作為主要計算資源的具有固定指令集和順序工作命令的中央處理單元(cpu)。子板8通過經(jīng)由連接器的合適數(shù)字接口10一方面連接到輸入電路12，另一方面連接到輸出電路14。輸入電路12提供用于調(diào)節(jié)經(jīng)由外部輸入/輸出(i/o)連接器16提供的模擬和/或數(shù)字輸入信號的裝置。這些裝置通常包括模數(shù)轉(zhuǎn)換器(adc)、對應(yīng)接口、濾波器、緩沖器、同步電路等。相應(yīng)地，輸出電路14將子板8的數(shù)字輸出信號轉(zhuǎn)換成用于經(jīng)由外部i/o16連接到母板2的外圍設(shè)備(特別是，參與者(actor))的合適的模擬和/或數(shù)字信號。為此，輸出電路14通常包括數(shù)模轉(zhuǎn)換器(dac)、驅(qū)動器、繼電器等。

雖然用于安全i&c架構(gòu)的邏輯傳統(tǒng)上是在基于cpu的系統(tǒng)中實(shí)現(xiàn)的，但是具有趨向基于fpga的系統(tǒng)的發(fā)展趨勢，特別是由于其在具有許多并行輸入和輸出信號的復(fù)雜系統(tǒng)的環(huán)境中具有更大的靈活性。然而，為了符合核工業(yè)中在邏輯器件的輸入/輸出設(shè)置和特性的校驗(yàn)和驗(yàn)證(v&v)(也被稱為認(rèn)證)方面的嚴(yán)格要求，必須特別注意。圖2描繪了用于圖1的主板2的基于fpga的子板8，其設(shè)計特別適合處理這個問題。圖3選了來自圖2中的重要細(xì)節(jié)。當(dāng)然，相反地，如果包括外圍接口和/或外部接口的整個電路在單個主板上來實(shí)現(xiàn)，則可能不需要單獨(dú)的子板。

如圖3所示，子板8設(shè)置有通用現(xiàn)場可編程門陣列(fpga)18，該現(xiàn)場可編程門陣列(fpga)18具有由相應(yīng)的邏輯功能單元20或邏輯功能塊(簡稱：邏輯單元或邏輯塊)(特別是簡單邏輯門)提供的大量邏輯功能，并且如果需要，還可以具有更加復(fù)雜的功能，比如加法器、比較器、比例積分微分器(pid)以及其它控制器、濾波器等。因此，邏輯單元20可以包括/包含/組合fpga的若干基本邏輯資源或邏輯塊。fpga18還包括一組可(重新)配置的內(nèi)部路由資源(可編程開關(guān))，這些內(nèi)部路由資源通常允許邏輯單元20的特定項(xiàng)目互連。

然而，由于上述限制，因此在根據(jù)圖2和圖3的系統(tǒng)中fpga內(nèi)部路由資源不用于將邏輯單元20彼此連接。相反，可編程邏輯器件(pld)22(其引腳通過子板8的電路軌跡24連接到fpga18的對應(yīng)引腳(點(diǎn)對點(diǎn)連接))用作fpga外部開關(guān)矩陣，并且因此提供fpga的邏輯單元20的特定項(xiàng)目互連所需的可配置路由功能。因此，pld22也可以被稱為“輔助pld”或“編組pld”或“開關(guān)矩陣pld”或“開關(guān)pld”以用于在fpga18的引腳和pld22的引腳之間的(通常>50或甚至>200)點(diǎn)對點(diǎn)連接，并且因此用于fpga18的所述邏輯功能單元20。因此，“開關(guān)pld”22僅用作可編程的導(dǎo)線網(wǎng)。

作為用于通用fpga18邏輯單元20的開關(guān)矩陣的pld22可以是定做的專用集成電路(asic)或印刷電路板(pcb)。然而，在優(yōu)選實(shí)施例中，它是(它們中的至少一個或甚至幾個)復(fù)雜可編程邏輯器件(cpld)，以及甚至更優(yōu)選地是根據(jù)一般特定項(xiàng)目需要來編程的fpga，并且因此提供在通用fpga18的邏輯單元20之間的必要互連。雖然編組的pld22可以就其本身而言包含相當(dāng)數(shù)量的邏輯資源，但是實(shí)際上根本不使用它們或最多僅在非常有限的范圍內(nèi)使用。相反，輔助pld22的實(shí)際使用特性基本上受限于如上所述的通用fpga18的路由操作/開關(guān)矩陣操作。這樣，pld22的對應(yīng)開發(fā)/編程工具的v&v相當(dāng)輕松，如下面更詳細(xì)的討論。

優(yōu)選地，輔助pld22不僅以合適的特定項(xiàng)目方式將通用fpga18的邏輯單元20互連，而且還經(jīng)由數(shù)字i/o接口10將fpga的外部數(shù)字輸入/輸出信號從主板2路由或路由到主板2。根據(jù)被編程到pld22中的開關(guān)矩陣，fpga18的任意引腳都可以被配置為輸入和/或輸出引腳。

子板8還可以配備有許多非易失性存儲器(nvm)26模塊。舉例來說，這些nvm26的一個包含預(yù)定義的開關(guān)配置，其在上電或設(shè)置期間被加載到pld22中。如圖2中的虛線所示，它可以通過主板2來編程/檢查。另一個nvm26包含在上電期間要加載到fpga18中的預(yù)定義邏輯定義。第三nvm26可以包含在上電期間要加載到fpga18中的一組參考值/參數(shù)值。nvm26可以進(jìn)行物理組合。

輔助模塊28可以包含某些輔助功能，例如，用于pld配置、完整性檢查或電源監(jiān)控(包括子板的本地電源30的監(jiān)控)。可選地，這種功能可以作為一般規(guī)則的例外至少部分地在pld22中實(shí)現(xiàn)，而不使用pld的邏輯資源。

此外，圖4示出了與先前示圖中所示的系統(tǒng)的開發(fā)、編程和驗(yàn)證相關(guān)的示例性工程流程。流程圖的七個框的內(nèi)容應(yīng)以下列方式理解：

1.設(shè)計入口與現(xiàn)今的方法類似—使用原理圖編輯器(例如，圖形框圖編輯器)，其允許創(chuàng)建由以特定項(xiàng)目方式彼此連接的構(gòu)建塊(函數(shù)庫，例如加法器、比較器、表決器)組成的示圖。然后所得到的布線圖可以遵循包括手動檢查的經(jīng)過證明的校驗(yàn)和驗(yàn)證(v&v)過程。在這個階段，在基于cpu的系統(tǒng)上實(shí)現(xiàn)的布線圖和在基于fpga的系統(tǒng)上實(shí)現(xiàn)的布線圖之間的區(qū)別不存在或較小。

2.一條新的軟件通過選擇一個或更多個主fpga(劃分所得到的設(shè)計)以及確定所使用的主fpga圖像的必要引腳連接來“編譯”這個示圖。

3.自動vhdl發(fā)生器為fpga創(chuàng)建所需的編組矩陣代碼。所得到的vhdl是不重要的，因?yàn)樗鼉H包含連接而沒有邏輯—盡管后一選擇可以有利于在該fpga開關(guān)中的例如執(zhí)行如上電配置或自我測試的功能的某些固定邏輯塊而改變。

4.實(shí)際的配置比特流由難以認(rèn)證的、供應(yīng)商特定的工具鏈來創(chuàng)建，該工具鏈包括諸如靜態(tài)時序分析的基本v&v機(jī)制。

5.所得到的圖像被下載到獨(dú)立的測試硬件，該獨(dú)立的測試硬件與最終目標(biāo)系統(tǒng)包含相同的fpga器件并且其唯一目的是編組fpga的v&v。這個測試設(shè)備執(zhí)行編組fpga的100％測試，而術(shù)語“100％”測試需要根據(jù)相關(guān)部門和認(rèn)證機(jī)構(gòu)來定義?？赡苡斜匾_發(fā)/應(yīng)用多樣化/冗余的測試系統(tǒng)以排除與測試設(shè)備相關(guān)的常見錯誤。在任何情況下，檢查獨(dú)立來自于工具鏈的輸入和輸出是認(rèn)證其它難以認(rèn)證的工具鏈的一種可靠方法。

6.這個測試設(shè)備還(半)自動創(chuàng)建可以(自動)與來自步驟2中的規(guī)范進(jìn)行比較的測試報告。

7.所有相關(guān)文件現(xiàn)已歸檔并且準(zhǔn)備在最終硬件平臺中使用。

最后，雖然本發(fā)明主要在用于核電站的安全i&c系統(tǒng)的背景下進(jìn)行描述，但其它工業(yè)或軍事應(yīng)用當(dāng)然也是可行的。

術(shù)語表

fpga(現(xiàn)場可編程門陣列)：

現(xiàn)代細(xì)粒度可編程集成電路，其設(shè)計為在制造后由客戶或設(shè)計人員來配置—因此“現(xiàn)場可編程”。它包括具有內(nèi)部查找表(lut)的多個可配置邏輯資源(邏輯塊)以及靈活的路由資源，即允許塊“連接在一起”的可重新配置互連的等級。原則上，每個邏輯電路都可以映射到fpga的資源上。

cpld(復(fù)雜可編程邏輯器件)：

舊的粗粒度可編程集成電路，其包括若干宏單元(and矩陣和or矩陣、觸發(fā)器等)。原則上，每個邏輯電路可以映射到cpld的資源上，但是由于尺寸限制，因此它更適用于簡單的任務(wù)。

pld(可編程邏輯器件)：

用于fpga、cpld和其它可編程邏輯器件的通用分類術(shù)語。

vhdl(超高速集成電路硬件描述語言)：

用于描述邏輯電路的語言，然后將其映射到pld的資源上。也用于創(chuàng)建pld的測試臺架。cpu(中央處理單元)：

具有固定指令集和順序工作命令的主處理器(例如，計算機(jī)的主處理器)。用于cpu的一系列指令被稱為程序或在更高級別上被稱為軟件。

asic(專用集成電路)：

具有適用于特定應(yīng)用程序的固定邏輯設(shè)計的芯片。cpu或fpga也是asic，但由于其應(yīng)用程序由最終用戶編程，因此最終用戶必須將所期望的行為編程到芯片中。

pcb(印刷電路板)：

由一個或更多個層組成的板，以將安裝的組件彼此連接或連接到連接器。pcb的典型示例是安裝有cpu、芯片組、存儲器、連接器等的計算機(jī)主板。

安全i&c(安全儀表與控制)：

用于安全應(yīng)用的系統(tǒng)，其收集應(yīng)用的當(dāng)前狀態(tài)信息(例如核電反應(yīng)堆中的溫度)，評估這個信息(例如，核反應(yīng)堆中的溫度超過預(yù)定閾值？)，以及因此用于保持應(yīng)用處于安全狀態(tài)(例如，當(dāng)溫度過高時，降低核反應(yīng)堆的功率輸出)。

附圖標(biāo)記清單

2復(fù)雜邏輯板/主板

4安全i&c系統(tǒng)

6核電站

8子板

10數(shù)字接口

12輸入電路

14輸出電路

16外部i/o

18fpga

20邏輯功能單元/塊

22pld

24電路軌跡

26nvm

28輔助模塊

30局部電源