本發(fā)明涉及一種模擬鎖相環(huán)電路，適用于網(wǎng)絡(luò)產(chǎn)品。

背景技術(shù)：

鎖相環(huán)技術(shù)(Phase Locked Loop Technology)是實現(xiàn)相位自動控制的一門科學(xué)，是專門研究系統(tǒng)相位關(guān)系的新技術(shù)。鎖相環(huán)是模擬及數(shù)?；旌想娐分谢静⑶曳浅Ｖ匾囊粋€模塊，是一個能夠跟蹤輸入信號相位和頻率，并能輸出被鎖定相位、低抖動的其它頻率信號的系統(tǒng)。在系統(tǒng)應(yīng)用中，它往往是提供完整解決方法的一個強有力的技術(shù)手段。在通信系統(tǒng)、數(shù)字電路、硬盤驅(qū)動電路及GPU等專用芯片中都是一個必不可少的單元，并且直接影響整個系統(tǒng)的工作穩(wěn)定性和各項指標的好壞。鎖相環(huán)(PLI)在現(xiàn)代技術(shù)中，幾乎遍布各個角落，用途非常廣。其主要是用來做頻率合成和時鐘數(shù)據(jù)的恢復(fù)電路。隨著工藝的不斷進步，SOC己成為當(dāng)前主流趨勢，這也對PLL的設(shè)計提出了更高的要求，如功耗方面應(yīng)盡可能的低，占用芯片的面積應(yīng)盡可能的小，以滿足SOC的要求。

現(xiàn)有的網(wǎng)絡(luò)產(chǎn)品中使用了大量模擬鎖相環(huán)，如網(wǎng)板、光接口板、時鐘板等?，F(xiàn)在很多使用的模擬鎖相環(huán)PLL-II完全由變?nèi)荻O管等分立元件構(gòu)成，離散性大，設(shè)計不盡合理，工藝品質(zhì)也難保證，但在一些電路中模擬鎖相環(huán)是必須的。如果選用進口高品質(zhì)VCXO，配合精心設(shè)計的濾波器，自行設(shè)計制造將會使其品質(zhì)得到全面控制。一方面與現(xiàn)有模擬鎖相環(huán)完全兼容，可以直接替換，另一方面避免了選用TRU050造成獨家供貨的局面。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種模擬鎖相環(huán)電路，結(jié)構(gòu)緊湊，電路較為簡單，既可以全面自主控制鎖相環(huán)其品質(zhì)，又可以兼容已有模擬鎖相環(huán)，進行直接替換，還可避免TRU050造成獨家供貨的局面。

本發(fā)明所采用的技術(shù)方案是。

模擬鎖相環(huán)電路由典型的有源比例積分濾波器的二階鎖相環(huán)基本電路構(gòu)成。其中:鑒相器、1/N分頻器，1/256分頻器和參考源檢測電路做在EPLD中，其它元件可焊接在與PLL-II體積相近的一個電路中。EPLD之外的電路所用管腳與PLL-II相比，可以省去-5V電源腳，只使用單+5V電源。電路中增加了一個指示參考源信號有無的邏輯電平管腳。

所述鑒相器電路采用雙端翰出下降沿比相的數(shù)字鑒頻鑒相器。采用這種鑒相器是為了與PLL-II的管腳兼容。本電路采用8KHz的單一鑒相頻率，鑒相器前端的1/256分頻器用來將2MHz的時鐘信號分頻到8KHz。本電路使用的鑒相器具有非線性鑒頻特性，理論上講它的捕捉范圍可達到無限大，實際上受到壓控振蕩器調(diào)諧范圍的限制，它所構(gòu)成的鎖相環(huán)路的快捕帶，捕捉帶和同步帶三者相等。

所述環(huán)路濾波器采用差分輸入的有源比例積分濾波器構(gòu)成二階環(huán)捕捉特性比較優(yōu)越，同時這種形式的環(huán)路準波器與PLL-II的管腳兼容。環(huán)路濾波器采用有源濾波，其中的運算放大器須滿足輸人輸出要求。其前級的鑒相器輸出低電平0.lv,高電平4.0V ,要求運放共模電壓輸人范圍大于鑒相器輸出電壓范圍;其后級的壓控振蕩器壓控電壓范圍0.5-4.5V，要求運放輸出電壓范圍大于壓控電壓范圍，因此本電路采用了低漂移的斬波rail-to-rail運算放大器LTC1152。采用+5V電源時，其共模電壓翰人范圍是O-5V；輸出電壓范圍是0-5V，滿足使用要求。

所述鎖相環(huán)中采用CONNOR WINFIEID的HV系列高穩(wěn)定度晶體壓控振蕩器，調(diào)諧范圍大，頻率穩(wěn)定度高。

本發(fā)明的有益效果是：結(jié)構(gòu)緊湊，電路較為簡單，既可以全面自主控制鎖相環(huán)其品質(zhì)，又可以兼容已有模擬鎖相環(huán)，進行直接替換，還可避免TRU050造成獨家供貨的局面。

附圖說明

下面結(jié)合附圖和實施例對本發(fā)明進一步說明。

圖1是本發(fā)明的鎖相環(huán)整體電路。

圖2是本發(fā)明的參考源檢測電路。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明作進一步說明。

如圖1，模擬鎖相環(huán)電路由典型的有源比例積分濾波器的二階鎖相環(huán)基本電路構(gòu)成。其中:鑒相器、1/N分頻器，1/256分頻器和參考源檢測電路做在EPLD中，其它元件可焊接在與PLL-II體積相近的一個電路中。EPLD之外的電路所用管腳與PLL-II相比，可以省去-5V電源腳，只使用單+5V電源。電路中增加了一個指示參考源信號有無的邏輯電平管腳。

鑒相器電路采用雙端翰出下降沿比相的數(shù)字鑒頻鑒相器。采用這種鑒相器是為了與PLL-II的管腳兼容。本電路采用8KHz的單一鑒相頻率，鑒相器前端的1/256分頻器用來將2MHz的時鐘信號分頻到8KHz。本電路使用的鑒相器具有非線性鑒頻特性，理論上講它的捕捉范圍可達到無限大，實際上受到壓控振蕩器調(diào)諧范圍的限制，它所構(gòu)成的鎖相環(huán)路的快捕帶，捕捉帶和同步帶三者相等。

環(huán)路濾波器采用差分輸入的有源比例積分濾波器構(gòu)成二階環(huán)捕捉特性比較優(yōu)越，同時這種形式的環(huán)路準波器與PLL-II的管腳兼容。環(huán)路濾波器采用有源濾波，其中的運算放大器須滿足輸入輸出要求。其前級的鑒相器輸出低電平0.lv,高電平4.0V ,要求運放共模電壓輸人范圍大于鑒相器輸出電壓范圍；其后級的壓控振蕩器壓控電壓范圍0.5-4.5V，要求運放輸出電壓范圍大于壓控電壓范圍，因此本電路采用了低漂移的斬波rail-to-rail運算放大器LTC1152。采用+5V電源時，其共模電壓翰人范圍是O-5V；輸出電壓范圍是0-5V，滿足使用要求。

鎖相環(huán)中采用CONNOR WINFIEID的HV系列高穩(wěn)定度晶體壓控振蕩器，調(diào)諧范圍大，頻率穩(wěn)定度高。

如圖2，用參考源檢測電路判斷參考源的有無，然后用檢測電路輸出的邏輯電平控制二選一的模擬開關(guān)選擇壓控振蕩器壓控端的輸人信號，完成無參考源時輸出中心頻率的功能。PLI32K是由本電路的VCXO分頻而來，因此始終存在，CLK8K就是分頻后送入鎖相環(huán)的參考信號，它經(jīng)D觸發(fā)器整形后，每來一個上升沿就輸出一個窄的正脈沖。當(dāng)CLK 8K信號存在時，它不斷使計數(shù)器清零.計數(shù)器高位沒有翻轉(zhuǎn)的機會，SW1始終輸出00當(dāng)CLIC_8K信號失掉后，計數(shù)器連續(xù)計數(shù)，當(dāng)SWl由0跳變?yōu)?后，SW1信號將計數(shù)器時鐘關(guān)閉，SW1維持1。這樣，有參考源時，SW1=0；無參考源時，SW1=1。

模擬開關(guān)選用CD4053，它的控制端接SW1，SW1=0時，環(huán)路閉環(huán)，模擬開關(guān)并入環(huán)內(nèi)，鎖相環(huán)正常工作。SW1=1時，環(huán)路開環(huán)，由兩個串聯(lián)于+5V電源和地之間的1.2K歐電阻提供的電源分壓〔約2.5V〕控制VCXO的輸出頻率。

采用+5V電源時，CD4053導(dǎo)通電阻最大為500歐，關(guān)斷漏電流0.O1nA,后級VCXO壓控端輸入阻抗5OK歐，保證控制電壓幾乎全部加到VCXO壓控端戊CXO壓控電壓范圍0.5～4.5V，運放LTC1152的輸出電壓范圍0～5V，CD4053的模擬信號電壓傳輸范圍0～5V；滿足傳輸要求。