本發(fā)明涉及電子
技術領域：
：，更特別地，涉及一種相移控制方法及裝置。
背景技術：
：：現(xiàn)有技術中，傳統(tǒng)的相位插值器(phaseinterpolator)可以用于執(zhí)行(perform)相位插值(phaseinterpolation)以產(chǎn)生插值信號(interpolationsignal)，其中，該插值信號的最終相位(resultantphase)位于兩個已知相位之間。然而，現(xiàn)有技術可能會存在一些問題。例如，由于傳統(tǒng)的相位插值器的操作受電阻電容轉換速率(RCslewrate)的特有限制，因此，傳統(tǒng)的相位插值器不能用于寬頻率范圍內的操作(operate)以及傳統(tǒng)的相位插值器可能會遭受線性退化，例如，差分非線性(DifferentialNonlinearity，DNL)和積分非線性(IntegralNonlinearity，INL)。上面所提及的寬頻率范圍的舉例可以包括但不限于，一些高清晰度多媒體接口(HighDefinitionMultimediaInterface，HDMI)應用中所使用的270MHz-6GHz的頻率范圍、一些高速外圍組件互連(PeripheralComponentInterconnectExpress，PCIExpress、PCIE或PCIe)應用中所使用的2.5GHz-16GHz的頻率范圍、一些串行高級技術附件(SerialAdvancedTechnologyAttachment，ATA或SATA)應用中所使用的1.5GHz-6GHz的頻率范圍以及一些以太網(wǎng)應用中所使用的1.25GHz-25GHz的頻率范圍。因此，有需要提供一種在寬頻率范圍內(如上面所提及的寬頻率范圍)保證相移控制能力而不引入任何副作用的新方法。技術實現(xiàn)要素：有鑒于此，本發(fā)明的目的之一在于提供一種相移控制方法及相移控制裝置，以解決上述問題。本發(fā)明提供一種相移控制方法，包括：獲得第一組時鐘信號；其中，所述第一組時鐘信號與第一組相位相對應，所述第一組相位中的任意兩個相位彼此不相同；根據(jù)第一組數(shù)字權重控制信號，將所述第一組時鐘信號選擇性地混入振蕩器中，以控制所述振蕩器的輸出信號的相位偏移；其中，所述相位偏移與所述第一組數(shù)字權重控制信號相對應，所述第一組數(shù)字權重控制信號攜帶第一組數(shù)字權重，以用于選擇性地混合所述第一組時鐘信號。本發(fā)明還提供一種相移控制裝置，該相移控制裝置構成電子設備的至少一部分，包括：振蕩器，用于產(chǎn)生輸出信號；至少一個混合電路，電氣連接至所述振蕩器，其中，所述至少一個混合電路包括：第一組時鐘接收端，用于接收第一組時鐘信號，其中，所述第一組時鐘信號與第一組相位相對應，所述第一組相位中的任意兩個相位彼此不相同；所述至少一個混合電路根據(jù)第一組數(shù)字權重控制信號，將所述第一組時鐘信號選擇性地混入振蕩器中，以控制所述振蕩器的輸出信號的相位偏移；所述相位偏移與所述第一組數(shù)字權重控制信號相對應，所述第一組數(shù)字權重控制信號攜帶第一組數(shù)字權重，以用于選擇性地混合所述第一組時鐘信號。上述相移控制方法和相移控制裝置根據(jù)第一組數(shù)字權重控制信號將第一組時鐘信號選擇性地混入振蕩器中，以控制振蕩器的輸出信號的相位偏移。本發(fā)明可以實現(xiàn)對振蕩器的輸出信號進行相位偏移的控制。附圖說明圖1是本發(fā)明實施例提供的一種相移控制裝置100的示意圖；圖2是本發(fā)明實施例提供的一種相移控制方法200的流程示意圖；圖3是圖2提供的一種電流模式控制方案的示意圖；圖4是圖2提供的一種電壓模式控制方案的示意圖；圖5是圖2提供的一種前景校準控制方案的示意圖；圖6是圖2提供的一種后景跟蹤控制方案的示意圖；圖7是圖2提供的一種單端控制方案的示意圖；圖8是圖2提供的一種差分控制方案的示意圖；圖9是圖2提供的一種單端控制方案的另一示意圖；圖10是圖2提供一種差分控制方案的另一示意圖。具體實施方式以下描述為本發(fā)明實施的較佳實施例。以下實施例僅用來例舉闡釋本發(fā)明的技術特征，并非用來限制本發(fā)明的范疇。在通篇說明書及以下權利要求書當中使用了某些詞匯來指稱特定的元件。所屬領域技術人員應可理解，制造商可能會用不同的名詞來稱呼同樣的元件。本說明書及權利要求書并不以名稱的差異來作為區(qū)別元件的方式，而是以元件在功能上的差異來作為區(qū)別的基準。本發(fā)明中使用的術語“元件”、“系統(tǒng)”和“裝置”可以是與計算機相關的實體，其中，該計算機可以是硬件、軟件、或硬件和軟件的結合。在以下描述和權利要求書當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定于…”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接于另一裝置，則代表該裝置可直接電氣連接于該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。其中，除非另有指示，各附圖的不同附圖中對應的數(shù)字和符號通常涉及相應的部分。所繪制的附圖清楚地說明了實施例的相關部分且并不一定是按比例繪制。請參照圖1，圖1是本發(fā)明實施例提供的一種相移控制裝置100的示意圖，該相移控制裝置用于在電子設備中執(zhí)行相移控制，其中，裝置100可以包括電子設備(electronicdevice)的至少一個部分(如一部分或全部)。例如，裝置100可以包括上面所提及的電子設備的一部分，更特別地，可以是至少一個硬件電路，如電子設備及相關裝置中的至少一個集成電路(integratedcircuit，IC)。再例如，裝置100可以是上面所提及的電子設備的全部。再例如，裝置100可以包括上面所提及的電子設備所組成的系統(tǒng)(如包括電子設備的音/視頻系統(tǒng))。 電子設備的舉例可以包括但不限于，移動手機(如多功能移動手機)、個人數(shù)字助理(personaldigitalassistant，PDA)以及個人計算機(如筆記本電腦)。如圖1所示，裝置100可以包括振蕩器110，且進一步包括至少一個混合電路(mixingcircuit，如一個或多個混合電路)，其中，可以將所述至少一個混合電路統(tǒng)稱為混合電路120，上述至少一個混合電路(如一個或多個混合電路)，諸如混合電路120，與振蕩器110電氣連接。振蕩器110用于產(chǎn)生至少一個輸出信號(如一個或多個輸出信號)，如一個輸出信號S_OUT。在一種示例中，輸出信號S_OUT可以表示差分放大器(differentialamplifier)的一組差分輸出信號S_OUT+和S_OUT-中的差分輸出信號(如差分輸出信號S_OUT+和S_OUT-中的其中一個或多個)，其中，該差分放大器位于振蕩器110內。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。在另一示例中，輸出信號S_OUT可以表示位于振蕩器110內的單端放大器(single-endamplifier)的單端放大器輸出信號。為了覆蓋上述兩種舉例(如差分架構或單端架構)中的任意情形，圖1所示的裝置100可以使用輸出信號集{S_OUT}來進行說明，其中，該輸出信號集可以表示位于振蕩器100內的上述差分放大器的一組差分輸出信號S_OUT+和S_OUT-中的差分輸出信號；或者，表示位于振蕩器110內的上述單端放大器的單端放大器輸出信號。因此，圖1所示的輸出信號集{S_OUT}中輸出信號的數(shù)量可以大于或等于1，具體數(shù)量取決于圖1所示的裝置100采用了兩種示例中的哪一種示例(如差分架構或單端架構)。值得說明的是，無論輸出信號S_OUT是表示位于振蕩器110內的差分放大器的一組差分輸出信號S_OUT+和S_OUT-中的差分輸出信號還是表示位于振蕩器110內的單端放大器的單端放大器輸出信號，圖1所示的裝置100的操作(operation)均不會受到阻礙(hinder)。此外，上述至少一個混合電路如混合電路120包括一組時鐘接收端，該組時鐘接收端用于獲得一組時鐘信號{CK(1),CK(2),…,CK(P)}，該組時鐘信號對應于一組相位(asetofphases)，其中，符號“P”表示大于1的正整數(shù)。為方 便描述，以下實施例中將上面所提及的“一組時鐘信號{CK(1),CK(2),…,CK(P)}(asetofclocksignals)”稱為“第一組時鐘信號”，將與所述第一組時鐘信號對應的“一組相位(asetofphases)”稱為“第一組相位”；將上面所提及的“用于獲得一組時鐘信號{CK(1),CK(2),…,CK(P)}的一組時鐘接收端(asetofclockreceivingterminals)”稱為“第一組時鐘接收端”。值得說明的是，術語“第一”或“第一組”僅用于描述目的，并不表示其它特殊意義。典型地，上面所提及的第一組相位中的任意兩個相位可以彼此不相同。此外，上述至少一個混合電路如混合電路120用于對振蕩器110的輸出信號S_OUT執(zhí)行相移控制。例如，上述至少一個混合電路如混合電路120根據(jù)一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，將第一組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入振蕩器110，從而，可以控制振蕩器110的輸出信號S_OUT的相位偏移，其中，符號“M”可以表示大于1的正整數(shù)。為方便描述，以下實施例中將上面所提及的“一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}(asetofdigitalweightingcontrolsignals)”稱為“第一組數(shù)字加權控制信號”，值得說明的是，術語“第一”或“第一組”僅用于描述目的，并不表示其它特殊意義。由于采用了圖1所示架構中的上述至少一個混合電路如混合電路120，因此，振蕩器110的輸出信號S_OUT的相位偏移與第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}對應。根據(jù)本實施例，振蕩器110可以包括多個階段110-1，110-2，…，110-N(為簡潔起見，圖1中分別標注為“S”)，其中，符號“N”表示大于1的正整數(shù)。更特別地，第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}可以攜帶(carry)一組數(shù)字權重(digitalweightings)，以選擇性地混合第一組時鐘信號{CK(1),CK(2),…,CK(P)}。為方便描述，將上面所提及的“第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}攜帶的一組數(shù)字權重(asetofdigitalweightings)”稱為“第一組數(shù)字權重”，值得說明的是，術語“第一”或“第一組”僅用于描述目的，并不表示其它特殊意義。此外，上述至少一個混合電 路如混合電路120根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，將第一組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入特定階段110-n中(為方便描述，以下實施例中可以將“特定階段110-n(aspecificstage110-n)”稱為“第一特定階段”)，從而，可以控制振蕩器110的輸出信號S_OUT的相位偏移，其中，特定階段110-n是多個階段110-1、110-2、…、110-N中的一個階段，索引(index)n是區(qū)間[1，N]之間的正整數(shù)。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。在本實施例的一些變型中，將第一組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入振蕩器110的特定階段的數(shù)量可以變化。例如，上述至少一個混合電路如混合電路120基于不同種類的配置，可以將第一組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入振蕩器110的多個特定階段{110-n}(multiplespecificstages{110-n})中，其中，該多個特定階段{110-n}可以表示振蕩器110的多個階段110-1、110-2、…、110-N中的多個階段。為便于更好地理解，在圖1所示的架構中，振蕩器110和上述至少一個混合電路如混合電路120之間的連接關系通過直接連接來進行說明，例如，混合電路120電氣連接至振蕩器110的階段110-1的輸出。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。在本實施例的一些變型中，可以改變振蕩器110和上述至少一個混合電路如混合電路120之間的連接關系。例如，若需要將第一組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入上面所提及的特定階段110-n中，則所述連接關系可以是混合電路120電氣連接至該特定階段110-n的輸出的直接連接，其中，特定階段110-n可以是振蕩器110的多個階段110-1、110-2、…、110-N中的任意階段。實際上，多個階段110-1、110-2、…、110-N中的每個階段可以包括放大器。在一種示例中，多個階段110-1、110-2、…、110-N中的每個階段可以包括差分放大器(differentialamplifier)。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。在另一示例中，多個階段110-1、110-2、…、110-N中 的每個階段可以包括單端放大器(single-endamplifier)。在另一示例中，多個階段110-1、110-2、…、110-N中的每個階段可以包括電流模式放大器(currentmodeamplifier)。在另一示例中，多個階段110-1、110-2、…、110-N中的每個階段可以包括電壓模式放大器(voltagemodeamplifier)。具體地，本發(fā)明實施例不做限制。基于圖1所示的架構，根據(jù)裝置100所實現(xiàn)的電子設備可以具有在寬頻率范圍中進行相移控制的能力，而不引入任何副作用。在一種示例中，該寬頻率范圍可以是上述高清晰度多媒體接口(HDMI)應用、上述高速外圍組件互連(PCIExpress,PCIEorPCIe)應用、上述串行高級技術附件(ATA,SATA)應用以及上述以太網(wǎng)應用中的任意一種情形，如270MHz-6GHz、2.5GHz-16GHz、1.5GHz-6GHz、1.25GHz-25GHz等等，具體地，本發(fā)明實施例不做限制。此外，所述電子設備還可以避免(prevent)上面所提及的相關技術問題，如RC轉換速率的問題、DNL問題以及INL問題。圖2是本發(fā)明實施例提供的一種相移控制方法200的流程示意圖，該相移控制方法用于在電子設備中執(zhí)行相移控制。圖2所示的方法200可以應用在圖1所示的裝置100中，且還可以應用在上述至少一個混合電路中，如混合電路120。方法200描述如下。在步驟210中，上述至少一個混合電路如混合電路120利用(utilize)一組時鐘接收端(第一組時鐘接收端)來獲得一組時鐘信號(第一組時鐘信號)，該組時鐘信號與一組相位(第一組相位)相對應(如圖1所示實施例中提及的與第一組相位相對應的第一組時鐘信號{CK(1),CK(2),…,CK(P)})，其中，第一組相位中的任意兩個相位彼此不相同。在步驟220中，當振蕩器產(chǎn)生輸出信號S_OUT時，上述至少一個混合電路如混合電路120根據(jù)一組數(shù)字加權控制信號(如第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，該第一組數(shù)字加權控制信號{DWC(1), DWC(2),…,DWC(M)}攜帶第一組數(shù)字權重，以用于選擇性混合第一組時鐘信號{CK(1),CK(2),…,CK(P)})，將第一組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入振蕩器110中，從而，控制振蕩器110的輸出信號S_OUT的相位偏移。在一種示例中，混合電路120根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，在振蕩器110的一個節(jié)點(node)上選擇性地混合第一組時鐘信號{CK(1),CK(2),…,CK(P)}，以控制(或調整)振蕩器110的輸出信號S_OUT的相位偏移。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。在另一示例中，混合電路120根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，在振蕩器110的至少一個節(jié)點(如一個或多個節(jié)點)上選擇性地混合第一組時鐘信號{CK(1),CK(2),…,CK(P)}，以控制(或調整)振蕩器110的輸出信號S_OUT的相位偏移。值得說明的是，圖2對操作步驟210和操作步驟220分別進行了舉例說明。但值得說明的是，這僅用于描述目的，并不意味著對本發(fā)明的限制。根據(jù)本實施例的一些變型，可以同時執(zhí)行操作步驟210中的至少一部分(如一部分或整個部分)和操作步驟220中的至少一部分(如一部分或整個部分)。具體的，本發(fā)明實施例不做限制，凡是基于本發(fā)明思想實現(xiàn)的相移控制方法均屬于本發(fā)明的保護范圍。根據(jù)本實施例，振蕩器110包括多個階段(apluralityofstages)，如圖1所示的多個階段110-1、110-2、…、110-N。上述至少一個混合電路如混合電路120根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，將第一組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入多個階段110-1、110-2、…、110-N中的一個階段中(如上面所提及的第一特定階段110-n)，從而，控制振蕩器110的輸出信號S_OUT的相位偏移。更特別地，上述至少一個混合電路如混合電路120根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，將第一組時鐘信號{CK(1),CK(2),…,CK(P)}的至少一部分(如一部分或全部)注入(inject)特定階段110-n中，從而，控制振蕩器110的輸出信號S_OUT的 相位偏移。例如，第一組時鐘信號{CK(1),CK(2),…,CK(P)}的至少一部分的信號數(shù)量與第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}所攜帶的第一組數(shù)字權重相對應。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。在本發(fā)明的一些實施例中，上述至少一個混合電路如混合電路120可以進一步包括另一組時鐘接收端(anothersetofclockreceivingterminals)，且該另一組時鐘接收端用于獲得另一組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}(anothersetofclocksignals)，所述另一組時鐘信號與另一組相位(anothersetofphases)相對應，其中，符號“P(1)”可以表示大于1的正整數(shù)，且該另一組相位中的任意兩個相位可以彼此不相同。為方便描述，以下實施例中將上面所提及的“另一組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}，anothersetofclocksignals”稱為“第二組時鐘信號”，將與所述第二組時鐘信號對應的“另一組相位，anothersetofphases”稱為“第二組相位”，將上面所提及的“另一組時鐘接收端，anothersetofclockreceivingterminals”稱為“第二組時鐘接收端”。值得說明的是，術語“第一”或“第一組”僅用于描述目的，并不表示其它特殊意義。在一種示例中，在一種情形中，上述至少一個混合電路包括多個混合電路(apluralityofmixingcircuits，可以將該多個混合電路稱為混合電路{120})，則第一組時鐘接收端可以是該多個混合電路的其中一個混合電路的輸入終端，第二組時鐘接收端可以是該多個混合電路的另一個混合電路的輸入終端。在另一示例中，在一種情形中，上述至少一個混合電路包括單個混合電路(singlemixingcircuit，可以將該單個混合電路稱為混合電路120)，則第一組時鐘接收端和第二組時鐘接收端可以是上面所提及的該單個混合電路的輸入終端。無論上述至少一個混合電路包括多個混合電路(如上面所提及的混合電路{120})還是包括單個混合電路(如上面例子中所提及的混合電路120)，上述至少一個混合電路均可以以控制振蕩器110的輸出信號S_OUT的相位偏移，具體的，根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，將第一 組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入多個階段110-1、110-2、…、110-N的第一特定階段110-n中，以及根據(jù)另一組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}(為方便描述，以下實施例中可以將該“另一組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}，theothersetofdigitalweightingcontrolsignals”稱為“第二組數(shù)字加權控制信號”)，將第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}選擇性地混入多個階段110-1、110-2、…、110-N的另一特定階段110-n(1)中(為方便描述，以下實施例中可以將該另一特定階段110-n(1)稱為“第二特定階段”。)，其中，索引n(1)是區(qū)間[1，N]之間的正整數(shù)，符號“M(1)”表示大于1的正整數(shù)，上面所提及的索引n(1)和索引n彼此不相同。更特別地，上述至少一個混合電路根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，將第一組時鐘信號{CK(1),CK(2),…,CK(P)}的至少一部分(如一部分或全部)注入(inject)多個階段110-1、110-2、…、110-N的第一特定階段110-n中，以及根據(jù)第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}，將第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的至少一部分(如一部分或全部)注入(inject)該多個階段110-1、110-2、…、110-N的第二特定階段110-n(1)中，從而，控制振蕩器110的輸出信號S_OUT的相位偏移。例如，第一組時鐘信號{CK(1),CK(2),…,CK(P)}的至少一部分的信號數(shù)量與第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}所攜帶的第一組數(shù)字權重相對應，以及第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的至少一部分的信號數(shù)量與第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}所攜帶的一組數(shù)字權重相對應(為方便描述，以下實施例中可以將第二組數(shù)字加權控制信號所攜帶的一組數(shù)字權重稱為“第二組數(shù)字權重”)。根據(jù)本發(fā)明的一些實施例，第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}可以與第一組時鐘信號{CK(1),CK(2),…,CK(P)}相同(isequivalent to)。在一種示例中，第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}可以與第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}不同，其中，第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}用于控制將第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的哪部分(如第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的上述至少一部分)注入第二特定階段110-n(1)中；第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}用于控制將第一組時鐘信號{CK(1),CK(2),…,CK(P)}的哪部分(如第二組時鐘信號{CK(1),CK(2),…,CK(P)}的上述至少一部分)注入第一特定階段110-n中。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。在一些示例中，第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}可以取決于(bedependenton)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，其中，第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}用于控制將第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的哪部分(如第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的上述至少一部分)注入第二特定階段110-n(1)中；第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}用于控制將第一組時鐘信號{CK(1),CK(2),…,CK(P)}的哪部分(如第一組時鐘信號{CK(1),CK(2),…,CK(P)}的上述至少一部分)注入第一特定階段110-n中。在一些示例中，第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}的至少一部分(如一部分或全部)可以獨立于(beindependentof)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，其中，第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}用于控制將第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的哪部分(如第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的上述至少一部分)注入第二特定階段110-n(1)中；第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}用于控制將第一組時鐘信號{CK(1),CK(2),…,CK(P)}的哪部分(如第一組時鐘信號 {CK(1),CK(2),…,CK(P)}的上述至少一部分)注入第一特定階段110-n中。在一些示例中，第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}的至少一部分(如一部分或全部)可以取決于第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，其中，第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}用于控制將第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的哪部分(如第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的上述至少一部分)注入第二特定階段110-n(1)中；第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}用于控制將第一組時鐘信號{CK(1),CK(2),…,CK(P)}的哪部分(如第一組時鐘信號{CK(1),CK(2),…,CK(P)}的上述至少一部分)注入第一特定階段110-n中?；趫D1所示的架構以及圖2所示的方法(如方法200)，裝置100不用在振蕩器110和上述至少一個混合電路如混合電路120中執(zhí)行任何鎖定操作(lockingoperation)便可產(chǎn)生振蕩器110的輸出信號S_OUT。更特別地，在圖2所示的任意實施例和上面所描述的其它實施例中，上述至少一個混合電路如混合電路120并不是通過將輸出信號S_OUT鎖定到電子設備的任何參考信號來控制振蕩器110的輸出信號S_OUT的相位偏移，而是根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，將第一組時鐘信號{CK(1),CK(2),…,CK(P)}中的至少一部分(如一部分或全部)注入特定階段110-n中，從而，控制振蕩器110的輸出信號SOUT的相位偏移。實際上，裝置100可以進一步包括頻率校準模塊(值得說明的是，在圖1和圖2中均未示出)，且該頻率校準模塊用于監(jiān)控振蕩器110的操作頻率，以控制電子設備的轉換速率(RCslewrate)。由于通過監(jiān)控振蕩器110的操作頻率可以容易地控制轉換速率，因此，本發(fā)明方法和相關裝置(如方法200和裝置100)可以保證在寬頻率范圍內的相位控制能力，而不引入任何副作用。例如，該寬頻率范圍可以是上述高清晰度多媒體接口(HDMI)應用、上述高速外圍組件互連(PCIExpress,PCIEorPCIe)應用、上述串行高級技術附件(ATA,SATA) 應用以及上述以太網(wǎng)應用中所使用的頻率的任意一種情形。此外，本發(fā)明方法和相關裝置(如方法200和裝置100)可以避免(prevent)上面所提及的相關技術問題，如RC轉換速率問題、差分非線性DNL問題以及積分非線性INL問題。圖3是圖2提供的一種電流模式控制方案的示意圖，其中，階段310-1、310-2、…、310-N可以看作是對圖1所示的多個階段110-1、110-2、…、110-N的舉例。在本實施例中，多個階段110-1、110-2、…、110-N中的每個階段(如圖3所示的階段310-1、310-2、…、310-N中的任一階段)可以包括電流模式放大器。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。根據(jù)本實施例的一些變型，多個階段110-1、110-2、…、110-N中的每個階段可以包括電壓模式放大器。如圖3所示，上述至少一個混合電路如混合電路120包括一組可調電流源(如圖3上方所示的兩個電流源和圖3下方所示的兩個電流源)，該組可調電流源分別對應于上面所提及的第一組時鐘信號{CK(1),CK(2),…,CK(P)}，且可以進一步包括一組開關單元(如圖3中分別緊挨著這些可調電流源的這些器件)。為方便描述，以下實施例中可以將所述“一組可調電流源”稱為“第一組可調電流源”，將所述“一組開關單元”稱為“第一組開關單元”。例如，本實施例中，第一組開關單元耦接于第一組可調電流源和振蕩器110之間，更特別地，耦接于第一組可調電流源和振蕩器110內的階段310-1、310-2、…、310-N中的至少一個階段(如一個或多個階段)之間，其中，用于獲得第一組時鐘信號{CK(1),CK(2),…,CK(P)}的第一組時鐘接收端可以分別是第一開關單元的開關控制終端。此外，本實施例中，圖3所示的時鐘信號可以作為圖1所示的第一組時鐘信號{CK(1),CK(2),…,CK(P)}的舉例，其中，P＝4，圖3所示的時鐘信號ck(π+π*(0/N))的相位為(π+π*(0/N))，時鐘信號ck(π+π*(1/N))的相位為(π+π*(1/N))，時鐘信號ck(π*(0/N))的相位為(π*(0/N))，時鐘信號ck(π*(1/N))的相位為(π*(1/N))。值得說明的是，該示例僅用于描述目的，并不意味著對本 發(fā)明的限制。根據(jù)本實施例，裝置100根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，利用(utilize)第一組可調電流源將第一組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入振蕩器110中，其中，第一組可調電流源中的可調電流源分別對應于第一組時鐘信號{CK(1),CK(2),…,CK(P)}中的時鐘信號，第一組時鐘信號{CK(1),CK(2),…,CK(P)}可以如時鐘信號ck(π+π*(0/N))、時鐘信號ck(π+π*(1/N))、時鐘信號ck(π*(0/N))、以及時鐘信號ck(π*(1/N)))。例如，本實施例中的第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}可以攜帶第一組數(shù)字權重(如數(shù)字權重{{(1-W),W},{(1-W),W}})，因此，第一組可調電流源可以分別產(chǎn)生電流((1-W)*I)、(W*I)、((1-W)*I)和(W*I)，其中，第一組可調電流源分別對應于第一組時鐘信號{CK(1),CK(2),…,CK(P)}(如時鐘信號ck(π+π*(0/N))、時鐘信號ck(π+π*(1/N))、時鐘信號ck(π*(0/N))以及時鐘信號ck(π*(1/N)))。此外，第一組可調電流源由第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}控制，第一組可調電流源中的每個可調電流源根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}中與該可調電流源對應的數(shù)字加權控制信號(如攜帶有數(shù)字權重{{(1-W),W},{(1-W),W}}的數(shù)字加權控制信號中與該可調電流源對應的數(shù)字加權控制信號)，將第一組時鐘信號{CK(1),CK(2),…,CK(P)}中與該可調電流源對應的時鐘信號(如時鐘信號ck(π+π*(0/N))、時鐘信號ck(π+π*(1/N))、時鐘信號ck(π*(0/N))以及時鐘信號ck(π*(1/N))中與該可調電流源對應的時鐘信號)選擇性地混入振蕩器110。為簡潔起見，此處對本實施例的相似之處不再贅述。值得說明的是，在圖3所示的實施例中，多個階段110-1、110-2、…、110-N中的每個階段(如圖3所示的階段310-1、310-2、…、310-N中的任一階段)可以包括差分放大器，其中，圖3所示的該組差分輸出信號S_OUT+和S_OUT-的至少一部分(如一部分或全部)如S_OUT+和/或S_OUT-均可以作為圖1所示 的輸出信號S_OUT的舉例。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。根據(jù)本實施例的一些變型，多個階段110-1、110-2、…、110-N中的每個階段(如圖3所示的階段310-1、310-2、…、310-N中的任一階段)可以包括單端放大器。為簡潔起見，此處對本實施例的相似之處不再贅述。圖4是圖2提供的一種電壓模式控制方案的示意圖，其中，階段410-1和階段410-2可以作為圖1所示的多個階段110-1、110-2、…、110-N的舉例。在本實施例中，多個階段110-1、110-2、…、110-N中的每個階段(如圖4所示的階段410-1和階段410-2中的任一階段)可以包括電壓模式放大器。基于圖4所示的架構，本實施例中，多個階段110-1、110-2、…、110-N的數(shù)量N等于2。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。根據(jù)本實施例的一些變型，多個階段110-1、110-2、…、110-N的數(shù)量N可以大于或等于2。例如，多個階段110-1、110-2、…、110-N的數(shù)量N可以是奇數(shù)。再例如，多個階段110-1、110-2、…、110-N的數(shù)量N可以是偶數(shù)。如圖4所示，上述至少一個混合電路如混合電路120可以包括一組可調電容(asetofadjustablecapacitors，如圖4上半部所示的8個可調電容)，且可以進一步包括一組緩沖(如圖4上半部緊挨著這8個可調電容的這些器件)，為方便描述，以下實施例中可以將所述“一組可調電容”稱為“第一組可調電容”，將所述“一組緩沖”稱為“第一組緩沖”，其中，第一組可調電容分別對應于上面所提及的第一組時鐘信號{CK(1),CK(2),…,CK(P)}，用于獲得第一組時鐘信號{CK(1),CK(2),…,CK(P)}的第一組時鐘接收端可以分別是第一組緩沖的輸入終端。此外，上述至少一個混合電路如混合電路120還可以包括另一組可調電容(如圖4下半部所示的8個可調電容)，為方便描述，將所述“另一組可調電容”稱為“第二組可調電容”，上述至少一個混合電路如混合電路120還可以進一步包括另一組緩沖(如圖4下半部緊挨著第二組可調電容的這些器件)，其中，所述第二組可調電容分別對應于上面所提及的第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}，用于獲得第二組時鐘信號{CK(P+1),CK(P+2),…, CK(P+P(1))}的第二組時鐘接收端可以分別是第二組緩沖的輸入終端。此外，本實施例中，圖4右上角所示的時鐘信號(CK180、CK270、CK0、CK90)和圖4左上角所示的時鐘信號(CK0、CK90、CK180、CK270)可以作為圖1所示的第一組時鐘信號{CK(1),CK(2),…,CK(P)}的舉例，其中，P＝8，圖4右上角所示的時鐘信號CK180的相位為180°，時鐘信號CK270的相位為270°，時鐘信號CK0的相位為0°以及時鐘信號CK90的相位為90°；圖4左上角所示的時鐘信號CK0的相位為0°，時鐘信號CK90的相位為90°，時鐘信號CK180的相位為180°以及時鐘信號CK270的相位為270°。同理，本實施例中，圖4右下角所示的時鐘信號(CK90、CK180、CK270、CK0)和圖4左下角所示的時鐘信號(CK270、CK0、CK90、CK180)可以作為上面所提及的第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}的舉例，其中，P(1)＝8，圖4右下角所示的時鐘信號CK90的相位為90°，時鐘信號CK180的相位為180°，時鐘信號CK270的相位為270°以及時鐘信號CK0的相位為0°；圖4左下角所示的時鐘信號CK270的相位為270°，時鐘信號CK0的相位為0°，時鐘信號CK90的相位為90°以及時鐘信號CK180的相位為180°。因此，在如圖4所示的架構安排(arrangement)中，由于可以將兩組時鐘信號(如第一組時鐘信號{CK(1),CK(2),…,CK(P)}和第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}，其中，第一組時鐘信號可以如圖4上半部所示的時鐘信號{{CK180,CK270,CK0,CK90},{CK0,CK90,CK180,CK270}}，第二組時鐘信號可以如圖4下半部所示的時鐘信號{{CK90,CK180,CK270,CK0},{CK270,CK0,CK90,CK180}})選擇性地注入圖4所示的兩個階段(410-1和410-2)中，因此，裝置100可以以兩階段同時注入的方式操作(operatewithtwo-stageinjection)。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。根據(jù)本實施例，裝置100可以根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，利用第一組可調電容將第一組時鐘信號{CK(1),CK(2),…,CK(P)}選擇性地混入振蕩器110中，其中，所述第一組可調電容中的可調電容 分別對應于第一組時鐘信號{CK(1),CK(2),…,CK(P)}中的時鐘信號，第一組時鐘信號{CK(1),CK(2),…,CK(P)}可以如圖4上半部所示的時鐘信號{{CK180,CK270,CK0,CK90},{CK0,CK90,CK180,CK270}}。例如，本實施例中的第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}可以攜帶第一組數(shù)字權重(如數(shù)字權重{{W1(1),W2(1),W3(1),(1-W1(1)-W2(1)-W3(1))},{W1(1),W2(1),W3(1),(1-W1(1)-W2(1)-W3(1))}}，圖4中未示出“數(shù)字加權控制信號”，相似之處可以參照圖1和圖3)，因此，分別對應于第一組時鐘信號{CK(1),CK(2),…,CK(P)}的第一組可調電容可以根據(jù)數(shù)字權重{{W1(1),W2(1),W3(1),(1-W1(1)-W2(1)-W3(1))},{W1(1),W2(1),W3(1),(1-W1(1)-W2(1)-W3(1))}}分別從第一組時鐘信號{CK(1),CK(2),…,CK(P)}對應的緩沖中獲得電荷(charge)，其中，第一組時鐘信號可以如圖4上半部所示的時鐘信號{{CK180,CK270,CK0,CK90},{CK0,CK90,CK180,CK270}}。因此，第一組可調電容由第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}控制，其中，第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}攜帶有第一組數(shù)字權重(如數(shù)字權重{{W1(1),W2(1),W3(1),(1-W1(1)-W2(1)-W3(1))},{W1(1),W2(1),W3(1),(1-W1(1)-W2(1)-W3(1))}})。此外，裝置100可以根據(jù)第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}，利用第二組可調電容將第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}選擇性地混入振蕩器110中，其中，第二組可調電容中的可調電容分別對應于第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}中的時鐘信號，第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}可以如圖4下半部所示的時鐘信號{{CK90,CK180,CK270,CK0},{CK270,CK0,CK90,CK180}}。例如，本實施例中的第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}所攜帶的第二組數(shù)字權重可以是數(shù)字權重{{W1(2),W2(2),W3(2)，(1-W1(2)-W2(2)-W3(2))}，{W1(2),W2(2),W3(2),(1-W1(2)-W2(2)-W3(2))}}，因此，分別對應于第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P +P(1))}的第二組可調電容可以根據(jù)數(shù)字權重{{W1(2),W2(2),W3(2),(1-W1(2)-W2(2)-W3(2))},{W1(2),W2(2),W3(2),(1-W1(2)-W2(2)-W3(2))}}分別從第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}對應的緩沖中獲得電荷，其中，第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}可以如圖4下半部所示的時鐘信號{{CK90,CK180,CK270,CK0},{CK270,CK0,CK90,CK180}}。因此，第二組可調電容由第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}控制，其中，第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…,DWC(M+M(1))}攜帶有一組數(shù)字權重(如數(shù)字權重{{W1(2),W2(2),W3(2),(1-W1(2)-W2(2)-W3(2))},{W1(2),W2(2),W3(2),(1-W1(2)-W2(2)-W3(2))}}，為方便描述，可以將該組數(shù)字權重稱為第二組數(shù)字權重)。為簡潔起見，此處對本實施例的相似之處不再贅述。值得說明的是，在圖4所示的實施例中，多個階段110-1、110-2、…、110-N中的每個階段(如圖4所示的階段410-1、410-2中的任一階段)可以包括差分放大器，其中，圖4所示的一組差分輸出信號S_OUT+和S_OUT-的至少一部分(如一部分或全部，也就是說，S_OUT+和/或S_OUT-均可)可以作為圖1所示的輸出信號S_OUT的舉例。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。根據(jù)本實施例的一些變型，多個階段110-1、110-2、…、110-N中的每個階段(如圖4所示的階段410-1、410-2中的任一階段)可以包括單端放大器。為簡潔起見，此處對本實施例的相似之處不再贅述。請參照圖5和圖6。圖5是圖2提供的一種前景校準控制方案的示意圖，可以用于圖1所示裝置100的前景校準模式(foregroundcalibrationmode)；圖6是圖2提供的一種后景跟蹤控制方案的示意圖，可以用于圖1所示裝置100的后景跟蹤模式(backgroundtrackingmode)。數(shù)字控制相移振蕩器(digitalcontrolphaseshiftoscillator，DCPSO)模塊(為簡潔起見，在圖5和圖6中標記為“DCPSO”)可以表示圖1所示的裝置100，且可以根據(jù)圖2所示的方法200進行操作，其中，副本DCPSO模塊(replicaDCPSOmodule，為簡潔起見，在 圖5和圖6中標記為“副本DCPSO”)可以是DCPSO模塊的一個副本。在一種示例中，根據(jù)圖3所示的架構可以實現(xiàn)DCPSO模塊和副本DCPSO模塊。在另一示例中，根據(jù)圖4所示的架構可以實現(xiàn)DCPSO模塊和副本DCPSO模塊。本實施例中，頻率校準模塊(為簡潔起見，在圖5和圖6中標記為“頻率校準”)可以作為上面所提及的頻率校準模塊(請參照圖2所對應的實施例描述部分)的舉例。此外，DCPSO模塊和副本DCPSO模塊可以耦接于鎖相環(huán)(phaselockedloop，PLL)或鎖頻環(huán)(frequencylockedloop，F(xiàn)LL)。根據(jù)本實施例，DCPSO模塊的單相/多相輸出可以包括至少一個輸出(如一個或多個輸出)。例如，在一種情形中，DCPSO模塊的單相/多相輸出包括單個輸出，則該單個輸出可以與上述實施例中所提及的輸出信號S_OUT相同。再例如，在一種情形中，DCPSO模塊的單相/多相輸出包括多個輸出，則該多個輸出可以包括輸出信號S_OUT(如圖1所示的振蕩器110的最后一個階段110-N的輸出)，還可進一步包括輸出信號S_OUT的一個或多個相移版本(phased-shiftedversion，如圖1所示的振蕩器110的多個階段110-1、110-2、…、110-N中的其它階段的一個或多個階段的輸出)。在本實施例中，DCPSO模塊的數(shù)字編碼控制輸入(digitalcodecontrolinput)可以包括至少一組數(shù)字加權控制信號(如單組或多組數(shù)字加權控制信號)。例如，在一種情形中，DCPSO模塊的數(shù)字編碼控制輸入包括單組數(shù)字加權控制信號，則所述單組數(shù)字加權控制信號可以與上面所提及的第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}相同(beequivalentto)。再例如，在一種情形中，DCPSO模塊的數(shù)字編碼控制輸入包括多組數(shù)字加權控制信號，則所述多組數(shù)字加權控制信號可以包括第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，所述第一組數(shù)字加權控制信號用于進行相關聯(lián)的混合控制，該混合控制與多個階段110-1、110-2、…、110-N中的一個階段(如第一特定階段110-n)相對應；所述多組數(shù)字加權控制信號還可以包括一個或多個其它組的數(shù)字加權控制信號(如第二組數(shù)字加權控制信號{DWC(M+1),DWC(M+2),…, DWC(M+M(1))}，等等)，所述一個或多個其它組的數(shù)字加權控制信號用于進行相關聯(lián)的混合控制，該混合控制與多個階段110-1、110-2、…、110-N中的一個或多個其它階段(如第二特定階段110-n(1))相對應。值得說明的是，DCPSO模塊的多相時鐘輸入(multi-phaseclockinputs)可以包括至少一組時鐘信號(如一組或多組時鐘信號)。例如，在一種情形中，DCPSO模塊的多相時鐘輸入包括單組時鐘信號，則所述單組時鐘信號可以與上面所提及的第一組時鐘信號{CK(1),CK(2),…,CK(P)}相同。再例如，在一種情形中，DCPSO模塊的多相時鐘輸入包括多組時鐘信號，則所述多組時鐘信號可以包括第一組時鐘信號{CK(1),CK(2),…,CK(P)}，其中，所述第一組時鐘信號用于被選擇性地混入多個階段110-1、110-2、…、110-N中的一個階段中；所述多組時鐘信號還可以包括一個或多個其它組的時鐘信號(如上面所提及的第二組時鐘信號{CK(P+1),CK(P+2),…,CK(P+P(1))}，等等)，所述一個或多個其它組的時鐘信號用于被選擇性地混入多個階段110-1、110-2、…、110-N中的一個或多個其它階段中。實際上，在一種情形中，DCPSO模塊在前景校準模式(如將前景校準應用于裝置100)中操作，則圖5所示的頻率校準模塊耦接于DCPSO的輸入側和輸出側之間。因此，頻率校準模塊可以通過調整DCPSO模塊的配置來校準DCPSO模塊，同時，可以監(jiān)控振蕩器110的操作頻率以控制電子設備的轉換速率。此外，在一種情形中，DCPSO模塊在后景跟蹤模式(如裝置100可以對PLL或FLL執(zhí)行后景跟蹤)中操作，則禁用(disabled)圖6所示虛線所示出的路徑。因此，DCPSO模塊可以在寬頻率范圍內提供精確的相位控制而不引入任何副作用。為簡潔起見，此處對本實施例的相似之處不再贅述。圖7是圖2提供的一種單端控制方案的示意圖，其中，圖7所示的架構具有多個混合電路，如多個混合電路120SE-1、120SE-2、…、120SE-(N-1)、120SE-N(為簡潔起見，在圖7中分別標記為“MC”)。本實施例中的多個混合電路120SE-1、120SE-2、…、120SE-(N-1)、120SE-N可以作為上述一個或多個混合 電路的舉例，所述一個或多個混合電路被統(tǒng)稱為上面所提及的混合電路120。本實施例中，可以將上面所提及的第一組時鐘信號{CK(1),CK(2),…,CK(P)}稱為時鐘信號{CK}，同時，將上面所提及的第一數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}稱為數(shù)字控制信號{DWC}。此外，可以基于圖3所示的實施例或圖4所示的實施例中所提及的混合電路120來實現(xiàn)多個混合電路120SE-1、120SE-2、…、120SE-(N-1)、120SE-N中的任一混合電路，如該任一混合電路可以是多個混合電路120SE-1、120SE-2、…、120SE-(N-1)、120SE-N中的特定混合電路120SE-n，其中，索引n為區(qū)間[1，N]之間的正整數(shù)。在一種情形下，基于圖3所示的實施例中所提及的混合電路120來實現(xiàn)該特定混合電路120SE-n，則該特定混合電路120SE-n可以包括第一組可調電流源(如在圖3上方所示的兩個電流源)，其中，第一組可調電流源分別對應于上面所提及的第一組時鐘信號{CK(1),CK(2),…,CK(P)}；且可進一步包括第一組開關單元(如圖3上方分別緊挨著第一組可調電流源的這些器件)。例如，本實施例中，第一組開關單元耦接于第一組可調電流源和振蕩器110之間，更特別地，耦接于第一組可調電流源和振蕩器110內對應的第一特定階段110-n之間，其中，用于獲得第一組時鐘信號{CK(1),CK(2),…,CK(P)}的第一組時鐘接收端可以分別是第一組開關單元的開關控制終端。此外，本實施例中，圖3所示的時鐘信號可以作為本實施例中用于對應的第一特定階段110-n的第一組時鐘信號{CK(1),CK(2),…,CK(P)}的舉例，其中，圖3所示的時鐘信號ck(π+π*(0/N))的相位為(π+π*(0/N))以及時鐘信號ck(π+π*(1/N))的相位為(π+π*(1/N))。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。在一種情形下，基于圖4所示實施例中所提及的混合電路120來實現(xiàn)該特定混合電路120SE-n，則該特定混合電路120SE-n可以包括第一組可調電容(如圖4右上角所示的4個可調電容)，其中，第一組可調電容分別對應于上面所提及的第一組時鐘信號{CK(1),CK(2),…,CK(P)}，且可進一步包括第一組緩沖(如圖4右上角所示的緊挨著第一組可調電容的這些器件)，其中，用于獲得 第一組時鐘信號{CK(1),CK(2),…,CK(P)}的第一組時鐘接收端可以分別是第一組緩沖的輸入終端。此外，本實施例中，圖4右上角所示的時鐘信號(CK180、CK270、CK0、CK90)可以作為本實施例中用于對應的階段110-n的第一組時鐘信號{CK(1),CK(2),…,CK(P)}的舉例，圖4右上角所示的時鐘信號CK180的相位為180°，時鐘信號CK270的相位為270°，時鐘信號CK0的相位為0°以及時鐘信號CK90的相位為90°。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。無論是基于圖3所示的實施例中所提及的混合電路120還是基于圖4所示的實施例中所提及的混合電路120來實現(xiàn)該特定混合電路120SE-n，圖7所示的裝置100SE均可以根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，使用相應的電流模式控制方案或電壓模式控制方案(如圖3所示的電流模式控制方案或圖4所示的電壓模式控制方案，具體取決于圖7所示的裝置100SE中應用了電流模式和電壓模式中的哪一種模式)控制該特定混合電路120SE-n的選擇性混合操作(更特別地，信號注入(signalinjection))。因此，在圖7所示的架構安排中，裝置100SE可以以N-階段注入的方式操作。為簡潔起見，此處對本實施例的相似之處不再贅述。圖8是圖2提供的一種差分控制方案的示意圖，其中，圖8所示的架構具有多個混合電路如多個混合電路120DF-1、120DF-2、…、120DF-(N-1)、120DF-N(為簡潔起見，分別標注為“MC”)。本實施例中的多個混合電路120DF-1、120DF-2、…、120DF-(N-1)、120DF-N可以作為上述一個或多個混合電路的舉例，其中，所述一個或多個混合電路被統(tǒng)稱為上面所提及的混合電路120。本實施例中，可以將上面所提及的第一組時鐘信號{CK(1),CK(2),…,CK(P)}稱為時鐘信號{CK}，同時，將上面所提及的第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}稱為數(shù)字加權控制信號{DWC}。此外，可以基于圖3所示的實施例或圖4所示的實施例中所提及的混合電路120來實現(xiàn)多個混合電路120DF-1、120DF-2、…、120DF-(N-1)、120DF-N中的任一混合電路，如該任一 混合電路可以是多個混合電路120DF-1、120DF-2、…、120DF-(N-1)、120DF-N中的特定混合電路120DF-n，其中，索引n為區(qū)間[1，N]之間的正整數(shù)。在一種情形下，基于圖3所示的實施例中所提及的混合電路120來實現(xiàn)該特定混合電路120DF-n，則該特定混合電路120DF-n可以包括第一組可調電流源(如在圖3上方所示的兩個電流源和圖3下方所示的兩個電流源)，其中，第一組可調電流源分別對應于上面所提及的第一組時鐘信號{CK(1),CK(2),…,CK(P)}；且可進一步包括第一組開關單元(如圖3中分別緊挨著第一組可調電流源的這些器件)。例如，本實施例中，第一組開關單元耦接于第一組可調電流源和振蕩器110之間，更特別地，耦接于第一組可調電流源和振蕩器110內對應的階段110-n之間，其中，用于獲得第一組時鐘信號{CK(1),CK(2),…,CK(P)}的第一組時鐘接收端可以分別是這些開關單元的開關控制終端。此外，本實施例中，圖3所示的時鐘信號可以作為本實施例中用于對應的階段110-n的第一組時鐘信號{CK(1),CK(2),…,CK(P)}的舉例，其中，圖3所示的時鐘信號ck(π+π*(0/N))的相位為(π+π*(0/N))，時鐘信號ck(π+π*(1/N))的相位為(π+π*(1/N))，時鐘信號ck(π*(0/N))的相位為(π*(0/N))，時鐘信號ck(π*(1/N))的相位為(π*(1/N))。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。在一種情形下，基于圖4所示實施例中所提及的混合電路120來實現(xiàn)該特定混合電路120DF-n，則該特定混合電路120DF-n可以包括第一組可調電容(如圖4上半部所示的8個可調電容)，其中，第一組可調電容分別對應于上面所提及的第一組時鐘信號{CK(1),CK(2),…,CK(P)}，且可進一步包括第一組緩沖(如圖4上半部中緊挨著第一組可調電容的這些器件)，其中，用于獲得第一組時鐘信號{CK(1),CK(2),…,CK(P)}的第一組時鐘接收端可以分別是第一組緩沖的輸入終端。此外，本實施例中，圖4右上角所示的時鐘信號(CK180、CK270、CK0、CK90)和圖4左上角所示的時鐘信號(CK0、CK90、CK180、CK270)可以作為本實施例中用于對應的階段110-n的第一組時鐘信號{CK(1),CK(2),…, CK(P)}的舉例，其中，圖4右上角所示的時鐘信號CK180的相位為180°，時鐘信號CK270的相位為270°，時鐘信號CK0的相位為0°以及時鐘信號CK90的相位為90°，圖4左上角所示的時鐘信號CK0的相位為0°，時鐘信號CK90的相位為90°，時鐘信號CK180的相位為180°以及時鐘信號CK270的相位為270°。值得說明的是，該示例僅用于描述目的，并不意味著對本發(fā)明的限制。無論是基于圖3所示的實施例中所提及的混合電路120還是基于圖4所示的實施例中所提及的混合電路120來實現(xiàn)該特定混合電路120DF-n，圖8所示的裝置100SE均可以根據(jù)第一組數(shù)字加權控制信號{DWC(1),DWC(2),…,DWC(M)}，使用相應的電流模式控制方案或電壓模式控制方案(如圖3所示的電流模式控制方案或圖4所示的電壓模式控制方案，具體依賴于圖8所示的裝置100DF中應用了電流模式和電壓模式中的哪一種模式)控制該特定混合電路120DF-n的選擇性混合操作(更特別地，信號注入signalinjection)。因此，在圖8所示的架構安排中，裝置100DF可以以N-階段注入方式操作。為簡潔起見，此處對本實施例的相似之處不再贅述。圖9是圖2提供的一種單端放大方案的另一示意圖，其中，圖9所示的架構可以具有單個混合電路如混合電路120SE。本實施例中的混合電路120SE可以作為上述一個或多個混合電路的舉例，其中，所述一個或多個混合電路被統(tǒng)稱為上面所提及的混合電路120。本實施例中，可以通過將圖7所示的多個混合電路120SE-1、120SE-2、…、120SE-(N-1)、120SE-N結合在相同模塊中來實現(xiàn)混合電路120SE。響應于架構上的變化，本實施例中，可以將圖7所示的裝置100SE稱為裝置100SE’。為簡潔起見，此處對本實施例的相似之處不再贅述。圖10是圖2提供的一種差分控制方案的另一示意圖，其中，圖10所示的架構具有單個混合電路如混合電路120DF。本實施例中的混合電路120DF可以作為上述一個或多個混合電路的舉例，其中，所述一個或多個混合電路被統(tǒng)稱為上面所提及的混合電路120。本實施例中，可以通過將圖8所示的多個混合電路120DF-1、120DF-2、…、120DF-(N-1)、120DF-N結合在相同模塊中來實現(xiàn) 混合電路120DF。響應于架構上的變化，本實施例中，將上圖8所示的裝置100DF稱為裝置100DF’。為簡潔起見，此處對本實施例的相似之處不再贅述。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，本領域任何技術人員，在不脫離本發(fā)明的精神和范圍內，當可做些許更動與潤飾，因此本發(fā)明的保護范圍當視本發(fā)明的權利要求書所界定的范圍為準。當前第1頁1 2 3 當前第1頁1 2 3