適用于延遲信號(hào)發(fā)生器的輸出電路的制作方法
【專利摘要】本實(shí)用新型涉及信號(hào)模擬器領(lǐng)域，公開(kāi)了一種適用于延遲信號(hào)發(fā)生器的輸出電路。所述提供的適用于延遲信號(hào)發(fā)生器的輸出電路，通過(guò)雙向電平轉(zhuǎn)換芯片將從FPGA芯片輸出的TO同步脈沖信號(hào)和TX回波脈沖信號(hào)同步從3.3V提升至5V，同時(shí)為兩路脈沖信號(hào)配置用于連接示波器的射頻接頭，示波器的測(cè)試端可直接連接所述射頻接頭，實(shí)現(xiàn)對(duì)接測(cè)試，方便實(shí)用。
【專利說(shuō)明】適用于延遲信號(hào)發(fā)生器的輸出電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及信號(hào)模擬器領(lǐng)域，具體地，涉及一種適用于延遲信號(hào)發(fā)生器的輸出電路。

【背景技術(shù)】
[0002]信號(hào)模擬器為復(fù)雜電磁環(huán)境仿真系統(tǒng)的信號(hào)發(fā)生設(shè)備，將軟件系統(tǒng)的仿真結(jié)果經(jīng)過(guò)模擬器轉(zhuǎn)換成真實(shí)信號(hào)。模擬器能夠產(chǎn)生空間任意一點(diǎn)的電磁背景信號(hào)，或特定通信、導(dǎo)航，雷達(dá)等信號(hào)，并以天線向空間發(fā)送或以電纜直接注入被測(cè)試設(shè)備，完成仿真系統(tǒng)功能。延遲信號(hào)發(fā)生器作為信號(hào)模擬器中的其中一種，用于在延遲模擬測(cè)試時(shí)提供兩路脈沖信號(hào)，所述兩路脈沖信號(hào)分別為TO同步脈沖信號(hào)和TX回波脈沖信號(hào)，這兩路脈沖信號(hào)的脈沖頻率均為10KHZ，兩者的時(shí)間之差即為需要測(cè)試的時(shí)延，通常延遲信號(hào)發(fā)生器還需要外接示波器以觀察時(shí)延數(shù)值。
[0003]所述TO同步脈沖信號(hào)和TX回波脈沖信號(hào)均由位于延遲信號(hào)發(fā)生器內(nèi)部的中頻信號(hào)板上的FPGA(FieId-ProgrammabIe Gate Array,現(xiàn)場(chǎng)可編程門陣列)芯片輸出，但是FPGA芯片的輸出信號(hào)電平只有3.3V，而外接示波器的輸出電平則需要5V，兩者不能直接對(duì)接，因此需要設(shè)計(jì)一個(gè)輸出電路，提升FPGA芯片輸出的兩路脈沖信號(hào)的電平，實(shí)現(xiàn)延遲信號(hào)發(fā)生器與示波器的對(duì)接測(cè)試。
實(shí)用新型內(nèi)容
[0004]針對(duì)上述目前延遲信號(hào)發(fā)生器的輸出問(wèn)題，本實(shí)用新型提供了一種適用于延遲信號(hào)發(fā)生器的輸出電路，能夠?qū)PGA芯片輸出的兩路脈沖信號(hào)的電平從3.3V提升至5V，從而實(shí)現(xiàn)延遲信號(hào)發(fā)生器與示波器的對(duì)接測(cè)試。
[0005]本實(shí)用新型采用的技術(shù)方案，提供了一種適用于延遲信號(hào)發(fā)生器的輸出電路，其特征在于，包括:雙向電平轉(zhuǎn)換芯片，電容Cl，電容C2，電容C3，電阻R1，電阻R2，第一射頻接頭和第二射頻接頭；雙向電平轉(zhuǎn)換芯片的第一電源端連接電容Cl的第一端和第一直流電壓源VCCl，電容Cl的第二端接地，雙向電平轉(zhuǎn)換芯片的第二電源端連接電容C2的第一端和第二直流電壓源VCC2，電容C2的第二端接地，雙向電平轉(zhuǎn)換芯片的接地端接地，雙向電平轉(zhuǎn)換芯片的方向選擇端連接電容C3的第一端和第一直流電壓源VCCl,電容C3的第一端接地；雙向電平轉(zhuǎn)換芯片的第一輸入端用于輸入第一測(cè)試射頻信號(hào)，雙向電平轉(zhuǎn)換芯片的第一輸出端連接電阻Rl的第一端，電阻Rl的第二端連接第一射頻接頭；雙向電平轉(zhuǎn)換芯片的第二輸入端用于輸入第二測(cè)試射頻信號(hào)，雙向電平轉(zhuǎn)換芯片的第二輸出端連接電阻R2的第一端，電阻R2的第二端連接第二射頻頭；直流電壓源VCCl的供電電壓為3.3V，直流電壓源VCC2的供電電壓為5V。
[0006]具體的，所述雙向轉(zhuǎn)換芯片為SN74LVC2T45，第一電源端為VCCA端，第二電源端為VCCB端,第一輸入端為Al端,第二輸入端為A2端,第一輸出端為BI端,第二輸出端為B2立而，接地為GND 2而，方向選擇為DIR立而。
[0007]具體的，所述第一射頻接頭為SMA接頭，SMB接頭或N型接頭中的任一一種。所述弟~■射頻接頭為SMA接頭，SMB接頭或N型接頭中的任種。
[0008]綜上，采用本實(shí)用新型所述提供的適用于延遲信號(hào)發(fā)生器的輸出電路，通過(guò)雙向電平轉(zhuǎn)換芯片將從FPGA芯片輸出的TO同步脈沖信號(hào)和TX回波脈沖信號(hào)同步從3.3V提升至5V，同時(shí)為兩路脈沖信號(hào)配置用于連接示波器的射頻接頭，示波器的測(cè)試端可直接連接所述射頻接頭，實(shí)現(xiàn)對(duì)接測(cè)試，方便實(shí)用。

【專利附圖】

【附圖說(shuō)明】
[0009]為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0010]圖1是本實(shí)用新型實(shí)施例提供的適用于延遲信號(hào)發(fā)生器的輸出電路圖。

【具體實(shí)施方式】
[0011]以下將參照附圖，通過(guò)實(shí)施例方式詳細(xì)地描述本實(shí)用新型提供的一種延遲信號(hào)發(fā)生器的輸出電路。在此需要說(shuō)明的是，對(duì)于這些實(shí)施例方式的說(shuō)明用于幫助理解本實(shí)用新型，但并不構(gòu)成對(duì)本實(shí)用新型的限定。
[0012]本文中描述的各種技術(shù)可以用于但不限于信號(hào)模擬器領(lǐng)域，還可以用于其它類似領(lǐng)域。
[0013]本文中術(shù)語(yǔ)“和/或”，僅僅是一種描述關(guān)聯(lián)對(duì)象的關(guān)聯(lián)關(guān)系，表示可以存在三種關(guān)系，例如，A和/或B，可以表示:單獨(dú)存在A，單獨(dú)存在B，同時(shí)存在A和B三種情況，本文中術(shù)語(yǔ)“或/和”是描述另一種關(guān)聯(lián)對(duì)象關(guān)系，表示可以存在兩種關(guān)系，例如，A或/和B，可以表示:單獨(dú)存在A，單獨(dú)存在A和B兩種情況，另外，本文中字符“/”，一般表示前后關(guān)聯(lián)對(duì)象是一種“或”關(guān)系。
[0014]實(shí)施例一，圖1示出了本實(shí)施例提供的適用于延遲信號(hào)發(fā)生器的輸出電路圖。所述適用于延遲信號(hào)發(fā)生器的輸出電路，其特征在于，包括:雙向電平轉(zhuǎn)換芯片，電容Cl，電容C2，電容C3，電阻Rl，電阻R2，第一射頻接頭和第二射頻接頭；雙向電平轉(zhuǎn)換芯片的第一電源端連接電容Cl的第一端和第一直流電壓源VCCl，電容Cl的第二端接地，雙向電平轉(zhuǎn)換芯片的第二電源端連接電容C2的第一端和第二直流電壓源VCC2，電容C2的第二端接地，雙向電平轉(zhuǎn)換芯片的接地端接地，雙向電平轉(zhuǎn)換芯片的方向選擇端連接電容C3的第一端和第一直流電壓源VCCl,電容C3的第一端接地；雙向電平轉(zhuǎn)換芯片的第一輸入端用于輸入第一測(cè)試射頻信號(hào)，雙向電平轉(zhuǎn)換芯片的第一輸出端連接電阻Rl的第一端，電阻Rl的第二端連接第一射頻接頭；雙向電平轉(zhuǎn)換芯片的第二輸入端用于輸入第二測(cè)試射頻信號(hào)，雙向電平轉(zhuǎn)換芯片的第二輸出端連接電阻R2的第一端，電阻R2的第二端連接第二射頻頭；直流電壓源VCCl的供電電壓為3.3V，直流電壓源VCC2的供電電壓為5V。所述輸出電路結(jié)構(gòu)中，雙向電平轉(zhuǎn)換芯片用于同步提升從FPGA芯片輸出的兩路脈沖信號(hào):T0同步脈沖信號(hào)和TX回波脈沖信號(hào)，電容Cl用于濾除第一電源端的雜散信號(hào)，電容C2用于濾除第二電源端的雜散信號(hào)，電容C3用于濾除方向選擇端的雜散信號(hào)，方向旋轉(zhuǎn)端用于控制電平轉(zhuǎn)換方向，在本實(shí)施例中，方向旋轉(zhuǎn)端連接高電平，實(shí)現(xiàn)所述兩路脈沖信號(hào)電平從3.3V向5V轉(zhuǎn)換，電阻Rl和電阻R2用于限制電流。作為優(yōu)化的，在本實(shí)施例中，所述電容Cl的容值為0.1微法，電容C2的容值為0.1微法，電容C3的容值為0.1微法，電阻Rl的阻值為1K歐姆，電阻R2de阻值為1K歐姆。
[0015]具體的，所述雙向轉(zhuǎn)換芯片為SN74LVC2T45，第一電源端為VCCA端，第二電源端為VCCB端,第一輸入端為Al端,第二輸入端為A2端,第一輸出端為BI端,第二輸出端為B2立而，接地為GND 2而，方向選擇為DIR立而。
[0016]具體的，所述第一射頻接頭為SMA接頭，SMB接頭或N型接頭中的任--種。所述第二射頻接頭為SMA接頭，SMB接頭或N型接頭中的任一一種。所述第一射頻接頭和第二射頻接頭連接示波器或其它外部?jī)x器，實(shí)現(xiàn)所述兩路脈沖信號(hào)的無(wú)耗輸出。作為優(yōu)化的，本實(shí)施例中，所述第一射頻接頭和第二射頻接頭均為SMA接頭。
[0017]本實(shí)施例提供的適用于延遲信號(hào)發(fā)生器的輸出電路，通過(guò)雙向電平轉(zhuǎn)換芯片將從FPGA芯片輸出的TO同步脈沖信號(hào)和TX回波脈沖信號(hào)同步從3.3V提升至5V，同時(shí)為兩路脈沖信號(hào)配置用于連接示波器的射頻接頭，示波器的測(cè)試端可直接連接所述射頻接頭，實(shí)現(xiàn)對(duì)接測(cè)試，方便實(shí)用。
[0018]如上所述，可較好的實(shí)現(xiàn)本實(shí)用新型。對(duì)于本領(lǐng)域的技術(shù)人員而言，根據(jù)本實(shí)用新型的教導(dǎo)，設(shè)計(jì)出不同形式的適用于延遲信號(hào)發(fā)生器的輸出電路并不需要?jiǎng)?chuàng)造性的勞動(dòng)。在不脫離本實(shí)用新型的原理和精神的情況下對(duì)這些實(shí)施例進(jìn)行變化、修改、替換、整合和變型仍落入本實(shí)用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種適用于延遲信號(hào)發(fā)生器的輸出電路，其特征在于，包括:雙向電平轉(zhuǎn)換芯片，電容Cl，電容C2，電容C3，電阻Rl，電阻R2，第一射頻接頭和第二射頻接頭； 雙向電平轉(zhuǎn)換芯片的第一電源端連接電容Cl的第一端和第一直流電壓源VCCl,電容Cl的第二端接地，雙向電平轉(zhuǎn)換芯片的第二電源端連接電容C2的第一端和第二直流電壓源VCC2，電容C2的第二端接地，雙向電平轉(zhuǎn)換芯片的接地端接地，雙向電平轉(zhuǎn)換芯片的方向選擇端連接電容C3的第一端和第一直流電壓源VCC1，電容C3的第一端接地； 雙向電平轉(zhuǎn)換芯片的第一輸入端用于輸入第一測(cè)試射頻信號(hào)，雙向電平轉(zhuǎn)換芯片的第一輸出端連接電阻Rl的第一端，電阻Rl的第二端連接第一射頻接頭； 雙向電平轉(zhuǎn)換芯片的第二輸入端用于輸入第二測(cè)試射頻信號(hào)，雙向電平轉(zhuǎn)換芯片的第二輸出端連接電阻R2的第一端，電阻R2的第二端連接第二射頻頭； 直流電壓源VCCl的供電電壓為3.3V，直流電壓源VCC2的供電電壓為5V。
2.如權(quán)利要求1所述的適用于延遲信號(hào)發(fā)生器的輸出電路，其特征在于: 所述雙向轉(zhuǎn)換芯片為SN74LVC2T45，第一電源端為VCCA端，第二電源端為VCCB端，第一輸入端為Al端,第二輸入端為A2端,第一輸出端為BI端,第二輸出端為B2端,接地端為GND端，方向選擇端為DIR端。
3.如權(quán)利要求1所述的適用于延遲信號(hào)發(fā)生器的輸出電路，其特征在于: 所述第一射頻接頭為SMA接頭，SMB接頭或N型接頭中的任一一種。
4.如權(quán)利要求1所述的適用于延遲信號(hào)發(fā)生器的輸出電路，其特征在于: 所述弟~■射頻接頭為SMA接頭，SMB接頭或N型接頭中的任 種。
【文檔編號(hào)】H03K19/0185GK204258774SQ201420712044
【公開(kāi)日】2015年4月8日 申請(qǐng)日期:2014年11月24日 優(yōu)先權(quán)日:2014年11月24日
【發(fā)明者】肖燕, 劉迪俊 申請(qǐng)人:成都盛軍電子設(shè)備有限公司