專利名稱：移相頻率合成信號發(fā)生器電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種用于導(dǎo)航領(lǐng)域的移相頻率合成信號發(fā)生器電路。
背景技術(shù)：
原有的信號發(fā)生器是晶體振蕩器產(chǎn)生方式，若要改變工作頻率，必須更換晶體；而 且只能手動實現(xiàn)調(diào)相功能。技術(shù)落后，操作復(fù)雜，不適應(yīng)當(dāng)今設(shè)備的各項要求。

發(fā)明內(nèi)容鑒于現(xiàn)有技術(shù)存在的不足，本實用新型提供了一種移相頻率合成信號發(fā)生器電 路。該電路為了適應(yīng)整機(jī)全頻段工作的需要，用頻率合成的方法產(chǎn)生所需的信號。同時，用 現(xiàn)場可編程器件來滿足系統(tǒng)的調(diào)相要求。 本實用新型為實現(xiàn)上述目的，所采取的技術(shù)方案是一種移相頻率合成信號發(fā)生 器電路，其特征在于該電路的連接關(guān)系為，70MHz標(biāo)頻電路一路依次通過DDS電路、載波FC PLL電路與FC PLL放大器連接，另一路依次通過混頻器電路、上邊帶USB PLL電路與USB PLL放大器連接，再一路依次通過上邊帶9960HZ插入環(huán)電路與上邊帶USB PLL電路連接， CPU電路I分別與DDS電路、上邊帶USB PLL電路、載波FC PLL電路連接，77、76MHZ標(biāo)頻電 路通過分頻器與存儲有軟件程序的FPGA可編程器件連接，F(xiàn)PGA可編程器件一路與上邊帶 9960HZ插入環(huán)電路連接，另一路通過下邊帶9960HZ插入環(huán)電路與70MHZ標(biāo)頻連接，CPU電路 II與FPGA可編程器件連接；混頻器通過下邊帶LSB PLL電路與LSB PLL放大器連接，LSB PLL電路分別與CPU電路I及下邊帶9960HZ插入環(huán)電路連接。 本實用新型的有益效果是實用性強(qiáng)、操作方便、簡單，易于升級換代，滿足了系統(tǒng) 全頻段工作的需要，解決了手動調(diào)相操作麻煩、易于出錯的問題。

圖1為本實用新型電路連接框圖并作為摘要附圖。
具體實施方式
如圖l所示，移相頻率合成信號發(fā)生器電路，該電路的連接關(guān)系為，70MHz標(biāo)頻電路 一路依次通過DDS電路、載波FC PLL電路與FC PLL放大器連接，另一路依次通過混頻器電 路、上邊帶USB PLL電路與USB PLL放大器連接，再一路依次通過上邊帶9960HZ插入環(huán)電 路與上邊帶USB PLL電路連接，CPU電路I分別與DDS電路、上邊帶USB PLL電路、載波FC PLL電路連接，77、76MHZ標(biāo)頻電路通過分頻器與存儲有軟件程序的FPGA可編程器件連接， FPGA可編程器件一路與上邊帶9960HZ插入環(huán)電路連接，另一路通過下邊帶9960HZ插入環(huán) 電路與70MHZ標(biāo)頻連接，CPU電路II與FPGA可編程器件連接；混頻器通過下邊帶LSB PLL 電路與LSB PLL放大器連接，LSB PLL電路分別與CPU電路I及下邊帶9960HZ插入環(huán)電路 連接。[0008] 工作原理CPU電路I接收到主控單元送來的頻率信息后，對DDS電路進(jìn)行頻率設(shè) 置。在70腿z標(biāo)頻和FC PLL電路的作用下，產(chǎn)生10dBmW左右的載波信號，再經(jīng)FC PLL放 大器放大產(chǎn)生250mW FC OUT信號。 載波反饋信號輸入FC IN (105MHz-120MHz)與70MHz標(biāo)頻經(jīng)混頻器電路產(chǎn)生 175MHz-190MHz的信號送入上邊帶USB PLL電路；同時，77. 76MHz標(biāo)頻電路經(jīng)分頻后，在CPU 電路II的控制下，經(jīng)FPGA可編程器件產(chǎn)生USB標(biāo)準(zhǔn)9960Hz信號。該信號與70MHz標(biāo)頻一 起作用于70MHz-9960Hz上邊帶插入環(huán)電路，此PLL的輸出也送入上邊帶USB PLL電路。上 邊帶USB PLL電路在CPU電路I的控制下產(chǎn)生的信號經(jīng)USB PLL放大器放大后輸出250mW USB OUT信號。 載波反饋信號輸入FC IN (105MHz-120MHz)與70MHz標(biāo)頻經(jīng)混頻器電路產(chǎn)生 175MHz-190MHz的信號送入下邊帶LSB PLL電路；同時，77. 76MHz標(biāo)頻電路的TCXO經(jīng)分 頻后，在CPU電路II的控制下，經(jīng)FPGA可編程器件產(chǎn)生LSB標(biāo)準(zhǔn)9960Hz信號。該信號與 70MHz標(biāo)頻電路一起作用于70MHz+9960Hz下邊帶插入環(huán)電路，此PLL的輸出也送入下邊帶 LSB PLL電路。下邊帶LSB PLL電路在CPU電路I的控制下產(chǎn)生的信號經(jīng)LSB PLL放大器 放大后輸出250mW LSB OUT信號。
權(quán)利要求一種移相頻率合成信號發(fā)生器電路，其特征在于該電路的連接關(guān)系為，70MHZ標(biāo)頻電路一路依次通過DDS電路、載波FC PLL電路與FC PLL放大器連接，另一路依次通過混頻器電路、上邊帶USB PLL電路與USB PLL放大器連接，再一路依次通過上邊帶9960HZ插入環(huán)電路與上邊帶USB PLL電路連接，CPU電路I分別與DDS電路、上邊帶USB PLL電路、載波FC PLL電路連接，77、76MHZ標(biāo)頻電路通過分頻器與存儲有軟件程序的FPGA可編程器件連接，F(xiàn)PGA可編程器件一路與上邊帶9960HZ插入環(huán)電路連接，另一路通過下邊帶9960HZ插入環(huán)電路與70MHZ標(biāo)頻連接，CPU電路II與FPGA可編程器件連接；混頻器通過下邊帶LSB PLL電路與LSBPLL放大器連接，LSB PLL電路分別與CPU電路I及下邊帶9960HZ插入環(huán)電路連接。
專利摘要本實用新型涉及一種用于導(dǎo)航領(lǐng)域的移相頻率合成信號發(fā)生器電路。該電路的連接關(guān)系為，70MHz標(biāo)頻電路一路依次通過DDS電路、載波FC PLL電路與FC PLL放大器連接，另一路依次通過混頻器電路、上邊帶USB PLL電路與USB PLL放大器連接，再一路依次通過上邊帶9960Hz插入環(huán)電路與上邊帶USB PLL電路連接，CPU電路I分別與DDS電路、上邊帶USB PLL電路、載波FC PLL電路連接，77、76MHz標(biāo)頻電路通過分頻器與存儲有軟件程序的FPGA可編程器件連接，F(xiàn)PGA可編程器件一路與上邊帶9960Hz插入環(huán)電路連接，另一路通過下邊帶9960Hz插入環(huán)電路與70MHz標(biāo)頻連接，CPU電路II與FPGA可編程器件連接；混頻器通過下邊帶LSB PLL電路與LSB PLL放大器連接，LSB PLL電路分別與CPU電路I及下邊帶9960Hz插入環(huán)電路連接。該電路實用性強(qiáng)、操作方便、簡單，易于升級換代，滿足了系統(tǒng)全頻段工作的需要，解決了手動調(diào)相操作麻煩、易于出錯的問題。
文檔編號H03L7/06GK201550099SQ20092025163
公開日2010年8月11日 申請日期2009年12月11日 優(yōu)先權(quán)日2009年12月11日
發(fā)明者劉玉華 申請人:天津七六四通信導(dǎo)航技術(shù)有限公司