技術(shù)總結(jié)
本發(fā)明提供了配置用于在延遲線中生成多個(gè)延遲的延遲電路的方法以及可配置用于生成多個(gè)延遲的延遲電路的各種實(shí)施例。該方法包括通過與延遲線組耦合的控制電路來確定對(duì)應(yīng)于該延遲線組的多個(gè)延遲線之中的延遲線的固有延遲的第一延遲步驟數(shù)量。該固有延遲是由該延遲線貢獻(xiàn)的最小延遲。該方法還包括基于該第一延遲步驟數(shù)量通過所述控制電路確定第二延遲步驟數(shù)量以提供經(jīng)過該延遲線的延遲。該方法還包括通過與延遲線組耦合的配置電路配置該延遲線以便生成對(duì)應(yīng)于經(jīng)過該延遲線的第二延遲步驟數(shù)量的延遲。

技術(shù)研發(fā)人員：K·C·巴克塔瓦特孫;N·S·B·阿爾馬拉普爾
受保護(hù)的技術(shù)使用者：德克薩斯儀器股份有限公司
文檔號(hào)碼：201310135973
技術(shù)研發(fā)日：2013.04.18
技術(shù)公布日：2017.09.08