本公開涉及比較器、單斜率模擬數(shù)字（下文中稱為AD）轉(zhuǎn)換器、由CMOS圖像傳感器代表的固態(tài)成像器件、相機(jī)系統(tǒng)和電子裝置。

背景技術(shù)：
近年來，由于以下原因，已經(jīng)關(guān)注CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）圖像傳感器作為替代CCD（電荷耦合器件）的固態(tài)成像器件（圖像傳感器）。對于CCD，需要采用專用工藝以制造CCD像素，使用多個電源電壓以操作CCD像素，并且結(jié)合多個外圍IC（集成電路）操作CCD像素。另一方面，CMOS圖像傳感器解決了各種問題，諸如CCD的高復(fù)雜系統(tǒng)。為此，CMOS圖像傳感器已經(jīng)受到關(guān)注。在制造CMOS圖像傳感器時，可能使用與普通CMOS集成電路的制造工藝相同的制造工藝。此外，可能用單個電源驅(qū)動CMOS圖像傳感器。而且，可能在同一芯片上使用CMOS工藝將模擬電路和邏輯電路混合在一起。因此，CMOS圖像傳感器帶來許多極大的優(yōu)點，諸如外圍IC數(shù)目的減少。在CCD的輸出電路中，使用具有FD層的FD（浮置擴(kuò)散）放大器的單信道（ch）輸出處于主流。另一方面，CMOS圖像傳感器具有用于每個像素的FD放大器。作為CMOS圖像傳感器的輸出，列并行輸出處于主流，其中CMOS圖像傳感器選擇像素陣列的各行之一，并且同時讀取列方向的各行之一。這是因為由于難以用像素中安排的FD放大器獲得足夠的驅(qū)動性能并且因此需要減少數(shù)據(jù)速率的事實，所以并行處理是有利的。作為列并行輸出CMOS圖像傳感器的單個輸出電路，已經(jīng)提出各種類型。作為讀取CMOS圖像傳感器中像素信號的方法，已知一種方法，其中用作由諸如光電二極管的光電轉(zhuǎn)換器件生成的光信號的信號電荷，經(jīng)由在光電轉(zhuǎn)換器件附近安排的MOS（金屬氧化物半導(dǎo)體）開關(guān)，通過電容臨時采樣，然后讀取。在采樣電路中，在采樣電容值中通常導(dǎo)致具有反向相關(guān)的噪聲。在將信號電荷轉(zhuǎn)移到采樣電容器時，像素使用電勢斜率來完全轉(zhuǎn)移信號電荷。因此，在采樣過程中不導(dǎo)致噪聲，而是當(dāng)之前電容的電壓電位重置到特定參考值時導(dǎo)致噪聲。作為消除噪聲的一般方法，已知CDS（相關(guān)雙采樣）。在該方法中，處于緊接在其采樣之前狀態(tài)的信號電荷（重置電位）讀取和存儲一次，然后讀取并且從重置電位減去采樣之后的信號電位，以便消除噪聲。CDS的具體方法包括各種技術(shù)。此外，作為列并行輸出CMOS圖像傳感器的像素信號讀?。ㄝ敵觯╇娐?，已經(jīng)提出各種類型。在它們中，最先進(jìn)的類型是這樣的電路，其包括用于每列的AD轉(zhuǎn)換器（下文中稱為ADC），并且提取作為數(shù)字信號的像素信號。例如，在“AnIntegrated800×600CMOSImagesystem”（ISSCCDigestofTechnicalPapers，第304-305頁，1999年2月，W.Yang等人）、日本專利申請公開No.2005-278135、日本專利申請公開No.2005-295346以及日本專利申請公開No.63-209374中公開了具有這種列并行ADC的CMOS圖像傳感器。

技術(shù)實現(xiàn)要素：
如上所述，單斜率AD轉(zhuǎn)換器使得比較器比較來自DAC（或斜坡發(fā)生器）的斜波與AD轉(zhuǎn)換器的輸入信號，并且控制隨后的計數(shù)器，從而執(zhí)行AD轉(zhuǎn)換。在多個單斜率AD轉(zhuǎn)換器構(gòu)造為由CMOS圖像傳感器的列并行單斜率AD轉(zhuǎn)換器表現(xiàn)的情況下，上面的斜波由多個AD轉(zhuǎn)換器共有。因此，如果響應(yīng)于AD轉(zhuǎn)換器之一的操作，斜波受比較器的影響而波動，則其他AD轉(zhuǎn)換器遭受該影響，并且導(dǎo)致其他AD轉(zhuǎn)換器在它們的AD轉(zhuǎn)換結(jié)構(gòu)中具有誤差。在CMOS圖像傳感器中，例如，如果亮區(qū)域（或暗區(qū)域）存在，那么明亮（或黑暗）在列方向擴(kuò)散，其導(dǎo)致圖像質(zhì)量的劣化。注意到，在以下描述中，這樣的現(xiàn)象稱為條紋現(xiàn)象。作為改進(jìn)條紋現(xiàn)象的一般方法，已知添加如由源極跟隨器代表的緩沖器電路到每個比較器的輸入。根據(jù)該方法，添加緩沖器電路到每個比較器旨在通過緩沖器電路的隔離性能，減少從比較器發(fā)送到斜坡的誤差的成因。然而，該方法導(dǎo)致由于緩沖器電路的插入的消耗電流、噪聲和芯片面積的增加。作為另一一般方法，已知減少斜坡發(fā)生器的輸出阻抗的方法。作為斜坡發(fā)生器，電路通常由電流源和電阻構(gòu)成。然而，電阻值等于輸出阻抗。因此，輸出阻抗的減少等于電阻值的減少。結(jié)果，為了生成相同的斜坡波形，需要增加電流源的電流值。因此，這導(dǎo)致消耗電流、噪聲和芯片面積的增加。使用由運(yùn)算放大器構(gòu)成的集成電路的斜坡發(fā)生器也具有上面的缺點。已經(jīng)鑒于上面的情況做出本公開，并且因此希望提供一種比較器、AD轉(zhuǎn)換器、固態(tài)成像器件、相機(jī)系統(tǒng)和電子裝置，其能夠減少輸入波形中導(dǎo)致的誤差，實現(xiàn)系統(tǒng)精度的改進(jìn)而不出現(xiàn)消耗電流、噪聲和面積的增加，并且減少AD轉(zhuǎn)換器中的誤差和圖像質(zhì)量的劣化。根據(jù)本公開的第一實施例，提供一種比較器，包括第一放大器和電位保持部分。第一放大器包括差分對晶體管，并且配置為從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號。差分對晶體管用作比較部分，其配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢。電位保持部分，配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。根據(jù)本公開的第二實施例，提供一種模擬到數(shù)字轉(zhuǎn)換器，包括比較器和計數(shù)器。比較器配置為比較基準(zhǔn)電壓與輸入信號用于確定，所述基準(zhǔn)電壓的信號電位隨著斜率改變，并且輸出確定的信號。計數(shù)器配置為計數(shù)所述比較器的比較時間以獲得數(shù)字信號。所述比較器包括第一放大器和電位保持部分。第一放大器具有差分對晶體管，并且配置為從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號。差分對晶體管用作比較部分，其配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢。電位保持部分配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。根據(jù)本公開的第三實施例，提供一種固態(tài)成像器件，包括像素陣列部分和像素信號讀取部分。像素陣列部分具有以矩陣形式排列的多個像素。所述像素配置為執(zhí)行光電轉(zhuǎn)換。像素信號讀取部分配置為從所述像素陣列部分以多個像素為單位讀取像素信號。所述像素信號讀取部分包括模擬到數(shù)字轉(zhuǎn)換器，配置為將模擬讀取信號轉(zhuǎn)換為數(shù)字信號。所述模擬到數(shù)字轉(zhuǎn)換器包括比較器和計數(shù)器。比較器配置為比較基準(zhǔn)電壓與輸入信號用于確定，所述基準(zhǔn)電壓的信號電位隨著斜率改變，并且輸出確定的信號。計數(shù)器配置為計數(shù)所述比較器的比較時間以獲得數(shù)字信號。所述比較器包括第一放大器和電位保持部分。第一放大器具有差分對晶體管，并且配置為從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號。差分對晶體管用作比較部分，其配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢。電位保持部分配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。根據(jù)本公開的第四實施例，提供一種相機(jī)系統(tǒng)，包括固態(tài)成像器件和光學(xué)系統(tǒng)。光學(xué)系統(tǒng)配置為在所述固態(tài)成像器件上形成被攝體圖像。所述固態(tài)成像器件包括像素陣列部分和像素信號讀取部分。像素陣列部分具有以矩陣形式排列的多個像素。所述像素配置為執(zhí)行光電轉(zhuǎn)換。像素信號讀取部分配置為從所述像素陣列部分以多個像素為單位讀取像素信號。所述像素信號讀取部分包括模擬到數(shù)字轉(zhuǎn)換器，配置為將模擬讀取信號轉(zhuǎn)換為數(shù)字信號。所述模擬到數(shù)字轉(zhuǎn)換器包括比較器和計數(shù)器。比較器配置為比較基準(zhǔn)電壓與輸入信號用于確定，所述基準(zhǔn)電壓的信號電位隨著斜率改變，并且輸出確定的信號。計數(shù)器配置為計數(shù)所述比較器的比較時間以獲得數(shù)字信號。所述比較器包括第一放大器和電位保持部分。第一放大器，具有差分對晶體管，并且配置為從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號。差分對晶體管用作比較部分，其配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢。電位保持部分配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。根據(jù)本公開的第五實施例，提供一種電子裝置，包括至少用于在信號處理系統(tǒng)中使用的比較器。所述比較器包括第一放大器和電位保持部分。第一放大器包括差分對晶體管，并且配置為從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號。差分對晶體管用作比較部分，其配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢。電位保持部分配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。根據(jù)本公開的實施例，可能減少輸入波形中導(dǎo)致的誤差，實現(xiàn)系統(tǒng)精度的改進(jìn)而不引起消耗電流、噪聲和面積的增加，并且減少AD轉(zhuǎn)換器中的誤差和圖像質(zhì)量的劣化。如在以下附圖圖示的，根據(jù)本公開的最佳模式實施例的以下詳細(xì)描述，本公開的這些和其他目的、特征和優(yōu)點將變得更加明顯。附圖說明圖1是示出根據(jù)本公開實施例的半導(dǎo)體器件的層壓結(jié)構(gòu)示例的圖；圖2是示出根據(jù)實施例的半導(dǎo)體器件中電路等的第一安排配置示例的圖；圖3A到3C是示出根據(jù)實施例的半導(dǎo)體器件的信號之間時間關(guān)系的圖；圖4是示出根據(jù)實施例的半導(dǎo)體器件中電路等的第二安排配置示例的圖；圖5是示出根據(jù)實施例的半導(dǎo)體器件中電路等的第三安排配置示例的圖；圖6是示出使用時間軸上的波形的圖3所示的半導(dǎo)體器件的操作的圖，其表現(xiàn)可以減少來自相鄰列的干擾；圖7是示出根據(jù)實施例的CMOS圖像傳感器（固態(tài)成像器件）的基本配置示例的圖；圖8是示出根據(jù)實施例的包括四個晶體管的CMOS圖像傳感器的像素的示例的圖；圖9是示出根據(jù)實施例的具有列并行ADC的CMOS圖像傳感器（固態(tài)成像器件）的配置示例的框圖；圖10是示出根據(jù)實施例的具有列并行ADC的CMOS圖像傳感器中的電路等的第一安排配置示例的圖；圖11是示出這樣的示例的圖，其中用于發(fā)送時間分立的模擬信號的TCV集中，并且與用于發(fā)送數(shù)字信號的TCV分離；圖12是示出根據(jù)實施例的具有列并行ADC的CMOS圖像傳感器中的電路等的第二安排配置示例的圖；圖13是示出根據(jù)實施例的具有列并行ADC的CMOS圖像傳感器中的電路等的第三安排配置示例的圖；圖14是示出根據(jù)實施例的比較器的第一配置示例的電路圖；圖15是用于說明箝位的基本概念的圖。圖16A和16B是每個示出箝位電路的最簡單配置示例的圖；圖17是示出根據(jù)實施例的比較器的第一配置示例的電路圖；圖18是示出作為與圖17所示的比較器比較的示例的不具有箝位電路的比較器的電路圖；圖19A和19B是示出圖18所示的比較器的操作波形的圖；圖20A到20C分別是示出圖18所示的比較器的寄生電容、比較器的操作波形、以及在比較器的操作中的等效電容中的改變的圖；圖21是示出圖18所示的比較器的操作的斜坡波形的圖；圖22A和22B是示出圖17所示的比較器的操作波形的圖；圖23A到23C分別是示出圖17所示的比較器的寄生電容、比較器的操作波形、以及在比較器的操作中的等效電容中的改變的圖；圖24是示出圖17所示的比較器的操作的斜坡波形的圖；圖25是示出根據(jù)實施例的比較器的第一配置示例的修改的電路圖；圖26是示出根據(jù)實施例的比較器的第二配置示例的基本概念的圖；圖27是示出根據(jù)實施例的比較器的第二配置示例的電路圖；圖28是示出作為與圖27所示比較器比較的示例的不具有箝位電路的比較器的電路圖；圖29A到29C是示出圖28所示的比較器的操作波形的圖；圖30A到30C是示出圖27所示的比較器的操作波形的圖；圖31是示出根據(jù)實施例的比較器的第二配置示例的修改的電路圖；圖32是示出根據(jù)實施例的比較器的第三配置示例的電路圖。圖33是示出根據(jù)實施例的比較器的第三配置示例的修改的電路圖；圖34是示出對其應(yīng)用根據(jù)實施例的固態(tài)成像器件的相機(jī)系統(tǒng)的配置示例的圖；以及圖35是示出電子裝置的信號處理系統(tǒng)的配置示例，對該電子裝置應(yīng)用根據(jù)實施例的比較器、AD轉(zhuǎn)換器、固態(tài)成像器件和相機(jī)系統(tǒng)。具體實施方式下文中，將參照附圖給出本公開實施例的描述。注意到，將按以下順序給出描述。（1）半導(dǎo)體器件的概述（1-1）半導(dǎo)體器件中的第一安排配置示例（1-2）半導(dǎo)體器件中的第二安排配置示例（1-3）半導(dǎo)體器件中的第三安排配置示例（2）固態(tài)成像器件的概述（2-1）固態(tài)成像器件的基本配置示例（2-2）具有列并行ADC的固態(tài)成像器件的配置示例（2-3）固態(tài)成像器件中的第一安排配置示例（2-4）固態(tài)成像器件中的第二安排配置示例（2-5）固態(tài)成像器件中的第三安排配置示例（3）比較器的配置示例（3-1）比較器的第一配置示例的基本概念（3-2）比較器的第一配置示例的具體電路（3-3）比較器的第一配置示例的修改（3-4）比較器的第二配置示例的基本概念（3-5）比較器的第二配置示例的具體電路（3-6）比較器的第二配置示例的修改（3-7）比較器的第三配置示例的具體電路（3-8）比較器的第三配置示例的修改（4）相機(jī)系統(tǒng)的配置示例（5）到電子裝置的應(yīng)用（1）半導(dǎo)體器件的概述圖1是示出根據(jù)實施例的半導(dǎo)體器件的層壓結(jié)構(gòu)示例的圖。根據(jù)實施例的半導(dǎo)體器件100具有以陣列形式安排并且包括光電轉(zhuǎn)換元件等的多個傳感器。下文中，將首先描述具有這樣配置的半導(dǎo)體器件的配置示例。然后，將描述用作固態(tài)成像器件的CMOS圖像傳感器的配置示例作為半導(dǎo)體器件的示例。此外，將給出單斜率AD轉(zhuǎn)換器的具體配置示例的描述，其能夠減少輸入波形中導(dǎo)致的誤差，實現(xiàn)精度的改進(jìn)而不引起消耗電流、噪聲和面積的增加，減少AD轉(zhuǎn)換器中的誤差和圖像質(zhì)量的劣化，并且應(yīng)用于固態(tài)成像器件。如圖1所示，半導(dǎo)體器件100具有第一芯片（上部芯片）110和第二芯片（下部芯片）120的層壓結(jié)構(gòu)。層壓的第一和第二芯片110和120通過在第一芯片110中形成的導(dǎo)通孔（TC（S）V（貫通接觸（硅）通孔））相互電連接。以這樣的方式形成半導(dǎo)體器件100以具有層壓結(jié)構(gòu)，使得第一和第二芯片110和120在晶片級接合在一起并且通過切塊來切割。在上部和下部兩個芯片的層壓結(jié)構(gòu)中，第一芯片110是模擬芯片（傳感器芯片），其具有以矩陣形式安排的多個傳感器。第二芯片120是邏輯芯片（數(shù)字芯片），包括量化通過TCV從第一芯片110傳送的模擬信號的電路和信號處理電路。第二芯片120具有焊盤BPD和輸入/輸出電路，并且第一芯片110具有開口OPN，用于在到第二芯片120的線接合中使用。根據(jù)本實施例的兩個芯片的層壓結(jié)構(gòu)的半導(dǎo)體器件100具有以下特性配置。例如，通過導(dǎo)通孔（下文中還可以稱為TCV）執(zhí)行第一芯片110和第二芯片120之間的電連接。TCV安排在芯片末端或盤和電路區(qū)域之間。例如，用于發(fā)送控制信號和供電的TCV主要集中在芯片的四角，通過此減少第一芯片110的信號布線區(qū)域。第一芯片110的布線層數(shù)目的減少導(dǎo)致電源線的電阻的增加和IR壓降的增加。作為對于該問題的對策，TCV的有效安排可以使用第二芯片120的布線，改進(jìn)第一芯片110中電源的噪聲控制、穩(wěn)定供應(yīng)等。（1-1）半導(dǎo)體器件中的第一安排配置示例圖2是圖示根據(jù)實施例的半導(dǎo)體器件中電路等的第一安排配置示例的圖。在圖2所示的半導(dǎo)體器件100A中，第一芯片110A和第二芯片120A二維展開以便于電路（諸如層壓結(jié)構(gòu)的第一芯片110A和第二芯片120A）的安排的理解。第一芯片110A具有以陣列形式安排的多個傳感器111（111-0、111-1等）和發(fā)送從傳感器111（111-0、111-1等）輸出的模擬信號（傳感器信號）的第一信號線LSG1（LSG1-0、LSG1-1等）。在第一芯片110A中，在第一時鐘CLK11采樣傳感器111（111-0、111-1等）的傳感器信號的采樣保持（SH）電路112（112-0、112-1等）安排在第一信號線LSG1（LSG1-0、LSG1-1等）上。在第一信號線LSG1（LSG-0、LSG-1等）上，安排放大從采樣保持（SH）電路112（112-0、112-1等）輸出的傳感器信號的放大器113（113-0、113-1等）。此外，第一芯片110A具有TCV114（114-0、114-1等），其將第一信號線LSG1（LSG1-0、LSG1-1等）電連接到第二芯片120A，并且發(fā)送傳感器信號。注意到盡管圖中未示出，但是第一芯片110A還具有用于供電和發(fā)送控制信號的TCV。第二芯片120A具有連接到在第一芯片110A中形成的各個TCV114的第二信號線LSG2（LSG2-0、LSG2-1等）。在第二信號線LSG2（LSG2-0、LSG2-1等）上，安排在第二時鐘CLK12采樣通過TCV114發(fā)送的傳感器信號的采樣開關(guān)121（121-0、121-1等）。在第二信號線LSG2（LSG2-0、LSG2-1等）上，安排量化通過采樣開關(guān)121（121-0、121-1等）采樣的信號的量化器122（122-0、122-1等）。第二芯片120A具有信號處理電路123，其執(zhí)行由量化器122（122-0、122-1等）量化的信號的數(shù)字計算處理。在半導(dǎo)體器件100A中，從傳感器111輸出的信號由SH電路112采樣-保持，然后通過放大器113發(fā)送到TCV114。在此，如果從傳感器111輸出的信號的功率足夠大，那么可以不安排放大器113。通過TCV114發(fā)送的信號由用作邏輯芯片（數(shù)字芯片）的第二芯片120A的采樣開關(guān)121采樣，然后在電壓方向由量化器122量化。如此數(shù)字化的數(shù)據(jù)由信號處理電路123計算。根據(jù)本公開的實施例，通過TCV114發(fā)送的信號在時間方向離散。換句話說，通過TCV114發(fā)送的信號是連續(xù)信號，即電壓方向的離散時間模擬信號。同樣在此情況下，在信號中出現(xiàn)來自相鄰TCV114的干擾。然而，對于信號的來自相鄰TCV的干擾可以通過適當(dāng)?shù)乜刂频谝粫r鐘CLK11的定時和第二時鐘CLK12避免，在第一時鐘CLK11由SH電路112采樣保持信號，在第二時鐘CLK12在第二芯片120A中采樣離散時間模擬信號。圖3A到3C是示出根據(jù)實施例的半導(dǎo)體器件的信號之間的時間關(guān)系的圖。圖3A示出通過TCV114發(fā)送的信號提供到的節(jié)點ND11的信號波形，圖3B示出第一時鐘CLK11，并且圖3C示出第二時鐘CLK12?，F(xiàn)在關(guān)注通過TCV114發(fā)送的離散時間模擬信號的節(jié)點ND11。因為第一時鐘CLK11使用對于連接到所有傳感器111的SH電路112公共的定時，節(jié)點ND11的信號發(fā)送時間和相鄰節(jié)點ND12的信號過渡時間理想上相互同步。然而，如果由于例如信號通過布線的延遲，在節(jié)點ND11和節(jié)點ND12之間用于從傳感器111輸出信號的定時中出現(xiàn)誤差，則如圖3A所示在節(jié)點ND11的信號中導(dǎo)致源自干擾的晶須（whisker）。然而，信號已經(jīng)通過SH電路112以其中發(fā)送一個數(shù)據(jù)的間隔時間離散。因此，信號在間隔中具有固定值，并且在足夠時間過去之后穩(wěn)定在希望的值。驅(qū)動半導(dǎo)體器件，以便在信號完全穩(wěn)定在該值的定時使用第二時鐘CLK12執(zhí)行采樣，從而使得可能將由來自TCV114的干擾導(dǎo)致的誤差減小到可忽略的水平。（1-2）半導(dǎo)體器件中的第二安排配置示例圖4是圖示根據(jù)實施例的半導(dǎo)體器件中電路等的第二安排配置示例的圖。圖4中示出的半導(dǎo)體器件100B與圖2中示出的半導(dǎo)體器件100A在以下點上不同。也就是說，在第二芯片120B中，以相反順序（相反連接）在第二信號線LSG2（LSG2-0、LSG2-1等）上安排采樣開關(guān)121（121-0、121-1等）和量化器122（122-0、122-1等）。根據(jù)本公開的實施例，可以以在連續(xù)時間上的量化以及通過連接到量化器122的采樣開關(guān)121的采樣的順序，執(zhí)行在第二時鐘CLK12的采樣和量化。在此情況下，通過對于信號提供觸發(fā)器電路，實現(xiàn)采樣開關(guān)121的操作。圖2所示的半導(dǎo)體器件100A的配置可能在采樣開關(guān)121斷開時導(dǎo)致kT/C噪聲。然而，圖4所示的半導(dǎo)體器件100B的配置沒有kT/C噪聲。（1-3）半導(dǎo)體器件中的第三安排配置示例圖5是圖示根據(jù)實施例的半導(dǎo)體器件中電路等的第三安排配置示例的圖。圖5中示出的半導(dǎo)體器件100C與圖2和圖4中示出的半導(dǎo)體器件100A和100B在以下點上不同。也就是說，第二芯片120C具有比較器124（124-0、124-1等）和計數(shù)器125（125-0、125-1等），替代采樣開關(guān)和量化器。在第二芯片120C中，比較器124比較斜坡信號RAMP與通過TCV發(fā)送的傳感器信號，以執(zhí)行從電壓軸到時間軸的轉(zhuǎn)換，然后計數(shù)器125量化時間信息。圖6示出基于與圖3所示配置相同的原理，可以減少來自相鄰列的干擾。在圖5所示的配置中，以這樣的方式執(zhí)行AD轉(zhuǎn)換操作，使得斜坡波RAMP與信號比較，并且通過計數(shù)器125將時間轉(zhuǎn)換為數(shù)字值。因此，在斜坡波和計數(shù)器124不操作的同時，AD轉(zhuǎn)換器不提取信號。在此，如圖6所示，半導(dǎo)體器件在信號LSGO-N的輸出基本穩(wěn)定之后，開始斜坡波的轉(zhuǎn)變和計數(shù)器125的操作，從而使得可能減少如圖3所示的半導(dǎo)體器件的情況下來自相鄰TCV的干擾導(dǎo)致的誤差。（2）固態(tài)成像器件的概述將給出作為根據(jù)實施例的半導(dǎo)體器件的示例的用作固態(tài)成像器件的CMOS圖像傳感器的配置示例的描述。（2-1）固態(tài)成像器件的基本配置圖7是示出根據(jù)實施例的CMOS圖像傳感器（固態(tài)成像器件）的基本配置示例的圖。圖7所示的CMOS圖像傳感器200具有像素陣列部分120、行選擇電路（Vdec）220和列讀取電路（AFE）230。行選擇電路220和列讀取電路230形成像素信號讀取部分。用作半導(dǎo)體器件的CMOS圖像傳感器200采用圖1所示的層壓結(jié)構(gòu)。根據(jù)該實施例，基本上配置層壓結(jié)構(gòu)，使得第一芯片110具有像素陣列部分210，并且第二芯片120具有形成像素信號讀取部分的行選擇電路220和列讀取電路230。用于驅(qū)動像素的信號、像素（傳感器）的模擬讀取信號、電源電壓等通過在第一芯片110中形成的TCV，在第一芯片110和第二芯片120之間傳送。像素陣列部分210具有以M（行）×N（列）（矩陣）形式二維排列的多個像素電路210A圖8是示出根據(jù)實施例的包括四個晶體管的CMOS圖像傳感器的像素的示例的圖。像素電路210A具有由例如光電二極管（PD）構(gòu)成的光電轉(zhuǎn)換元件（下文中可以簡稱為PD）211。對于一個光電轉(zhuǎn)換元件211，像素電路210A具有用作有源元件的四個晶體管，即，傳輸晶體管212、重置晶體管213、放大晶體管214和選擇晶體管215。光電轉(zhuǎn)換元件211將入射光光電轉(zhuǎn)換為對應(yīng)于光量的量的電荷（在此，電子）。用作傳輸元件的傳輸晶體管212連接在光電轉(zhuǎn)換元件211和用作輸入節(jié)點的浮置擴(kuò)散FD之間。用作控制信號的傳輸信號TRG通過傳輸控制線LTRG提供到傳輸晶體管212的柵極（傳輸柵極）。因此，傳輸晶體管212將由光電轉(zhuǎn)換元件211轉(zhuǎn)換的電子傳輸?shù)礁≈脭U(kuò)散FD。重置晶體管213連接在對其提供電源VDD的電源線LVDD和浮置擴(kuò)散FD之間。用作控制信號的重置信號RST通過重置控制線LRST提供到重置晶體管213的柵極。因此，用作重置元件的重置晶體管213將浮置擴(kuò)散FD的電勢重置為電源線LVDD的電勢。浮置擴(kuò)散FD連接到用作放大元件的放大晶體管214的柵極。也就是說，浮置擴(kuò)散FD作為用作放大元件的放大晶體管214的輸入節(jié)點。放大晶體管214和選擇晶體管215串聯(lián)連接在對其提供電源電壓VDD的電源線LVDD和信號線LSGN之間。因此，放大晶體管214通過選擇晶體管215連接到信號線LSGN，并且構(gòu)成像素外的具有恒流源IS的源極跟隨器電路。然后，用作對應(yīng)于地址信號的控制信號的選擇信號SEL通過選擇控制線LSEL提供到選擇晶體管215的柵極，并且導(dǎo)通選擇晶體管215。當(dāng)選擇晶體管215導(dǎo)通時，放大晶體管214放大浮置擴(kuò)散FD的電勢，并且輸出對應(yīng)于該電勢的電壓到信號線LSGN。通過信號線LSGN從每個像素輸出的電壓輸出到列讀取電路230。因為傳輸晶體管212、重置晶體管213和選擇晶體管215的各個柵極例如以行為單位連接，所以這些操作通過一行對于每個像素同時執(zhí)行。在像素陣列部分210中，重置控制線LRST、傳輸控制線LTRG和選擇控制線LSEL的布線安裝為以像素排列的行為單位的組。控制線LRST、LTRG和LSEL每個具有M根線。重置控制線LRST、傳輸控制線LTRG和選擇控制線LSEL由行選擇電路220驅(qū)動。如上所述，具有這樣配置的像素陣列部分210包括信號布線和控制布線，并且在第一芯片110中形成。此外，根據(jù)該實施例，構(gòu)成具有安排在第一芯片110中的放大晶體管214的源極跟隨器電路的恒流源IS安排在第二芯片210中。行選擇電路220控制安排在像素陣列部分210的任何行中的像素的操作。行選擇電路220通過控制線LSEL、LRST和LTRG控制像素。例如，取決于快門模式切換信號，行選擇電路220切換曝光系統(tǒng)到其中對每行執(zhí)行曝光的卷簾快門系統(tǒng)或其中對于所有像素同時執(zhí)行曝光的全局快門系統(tǒng)，從而執(zhí)行圖像驅(qū)動控制。列讀取電路230通過信號線LSGN接收由行選擇電路220讀取和控制的像素行的數(shù)據(jù)，然后將接收的數(shù)據(jù)傳輸?shù)诫S后級信號處理電路。列讀取電路230包括CDS電路和ADC（模擬到數(shù)字轉(zhuǎn)換器）。（2-2）具有列并行ADC的固態(tài)成像器件的配置示例注意到，根據(jù)實施例的CMOS圖像傳感器不特別限于，但是可以配置為具有例如列并行AD轉(zhuǎn)換器（下文中簡稱為ADC）的CMOS圖像傳感器。圖9是示出根據(jù)實施例的具有列并行ADC的CMOS圖像傳感器（固態(tài)成像器件）的配置示例的框圖。如圖9所示，固態(tài)成像器件300具有用作成像部分的像素陣列部分310、用作像素驅(qū)動部分的行選擇電路320、水平傳輸掃描電路330和定時控制電路340。此外，固態(tài)成像器件300具有ADC組350、用作斜坡信號發(fā)生器的數(shù)字模擬轉(zhuǎn)換器（下文中簡稱為DAC）360、放大電路（S/A）370、信號處理電路380和水平傳輸線390。像素陣列部分310具有例如以矩陣形式排列的圖8所示的多個像素，每個像素具有光電轉(zhuǎn)換元件（光電二極管）和像素內(nèi)放大器。此外，固態(tài)成像器件300具有用作連續(xù)讀取從像素陣列部分310傳輸?shù)男盘柕目刂齐娐返囊韵码娐贰Ｒ簿褪钦f，固態(tài)成像器件300具有作為控制電路的生成內(nèi)部時鐘的定時控制電路340、控制行地址和行掃描的行選擇電路320和控制列地址和列掃描的水平傳輸掃描電路330，作為控制電路。在ADC組350中，安排多列單斜坡ADC，每個單斜坡ADC具有比較器351、計數(shù)器352和鎖存器353。比較器351對于每行線比較基準(zhǔn)電壓Vslop與通過垂直信號線LSGN從像素獲得的模擬信號，基準(zhǔn)電壓Vslop具有通過以樓梯圖案改變由DAC360生成的基準(zhǔn)電壓獲得的斜坡波形（RAMP）。計數(shù)器352計數(shù)比較器351的比較時間。ADC組350具有n位數(shù)字信號轉(zhuǎn)換功能，并且為每條垂直信號線（列線）安排以構(gòu)成列并行ADC塊。鎖存器353的輸出連接到具有例如2n位寬度的水平傳輸線390。此外，安排對應(yīng)于水平傳輸線390的2n個放大電路370和信號處理電路380。在ADC組350中，為每列安排的比較器351比較讀取到信號線LSGN的模擬信號（電勢VSL）與基準(zhǔn)電壓Vslop（具有特定斜率并線性變化的斜坡波形）。此時，為每列安排的計數(shù)器352如比較器操作的情況。信號線（LSGN）的電勢（模擬信號）VSL以這樣的方式轉(zhuǎn)換為數(shù)字信號，使得斜坡波形RAMP的特定電勢Vslop對應(yīng)于計數(shù)器352的計數(shù)值變化。為了改變基準(zhǔn)電壓Vslop，電壓的變化轉(zhuǎn)換為時間的變化，并且在特定周期（時鐘）計數(shù)時間以便將電勢轉(zhuǎn)換為數(shù)字值。然后，當(dāng)模擬電信號VSL跨越基準(zhǔn)電壓Vslop時，比較器351的輸出反轉(zhuǎn)以停止計數(shù)器352的輸出時鐘，從而完成AD轉(zhuǎn)換。在上述AD轉(zhuǎn)換完成之后，水平傳輸掃描電路330通過水平傳輸線390將由鎖存器353保持的數(shù)據(jù)輸入到信號處理電路380和放大電路370，從而生成二維圖像。如此執(zhí)行列并行輸出處理。注意到，在此采用的比較器351的具體配置將在下面詳細(xì)描述。用作半導(dǎo)體器件的CMOS圖像傳感器300也采用圖1所示的層壓結(jié)構(gòu)。在根據(jù)實施例的層壓結(jié)構(gòu)中，第一芯片110主要地具有像素陣列部分310。第二芯片120具有行選擇電路320、水平傳輸掃描電路330、定時控制電路340、ADC組350、DAC（斜坡信號發(fā)生器）360、放大電路（S/A）370、信號處理電路380和水平傳輸線390。用于驅(qū)動像素的信號、像素（傳感器）的模擬讀取信號、電源電壓等通過在第一芯片110中形成的TCV，在第一芯片110和第二芯片120之間傳輸。（2-3）固態(tài)成像器件中的第一安排配置示例在此，將給出以下配置示例的描述，其中在層壓結(jié)構(gòu)的第一芯片和第二芯片中安排具有圖9所示的列并行ADC的CMOS圖像傳感器的構(gòu)成。圖10是示出根據(jù)實施例的具有列并行ADC的CMOS圖像傳感器中的電路等的第一安排配置示例的圖。同樣在圖10中，第一芯片110D和第二芯片120D二維展開以便于諸如層壓結(jié)構(gòu)的第一芯片110D和第二芯片120D的電路等的安排的理解。此外，在圖10中，省略定時控制電路340、放大電路370和信號處理電路380。第二芯片120D也具有這些電路。如上所述，在層壓結(jié)構(gòu)中，第一芯片110D主要地具有像素陣列部分310。第二芯片120D具有行選擇電路320、水平傳輸掃描電路330、定時控制電路340、ADC組350的比較器351、計數(shù)器352、鎖存器353和DAC（斜坡信號發(fā)生器）360。用于驅(qū)動像素的信號、像素（傳感器）的模擬讀取信號、電源電壓等通過在第一芯片110D中形成的TCV114，在第一芯片110D和第二芯片120D之間傳輸。注意到，根據(jù)該實施例，構(gòu)成具有安排在第一芯片110D中的像素的放大晶體管等的源極跟隨器電路的電流源IS安排在第二芯片120D中。圖10所示的構(gòu)成的安排以與圖5所示的安排相同的方式執(zhí)行。在圖10所示的CMOS圖像傳感器300A中，從列選擇電路320輸出并且用于控制傳輸晶體管（傳輸開關(guān)）的導(dǎo)通/截止的傳輸控制信號TRG具有與圖5所示的第一時鐘CLK11的功能相同的功能?？刂朴糜谏尚逼虏ǖ亩〞r，以便充分穩(wěn)定模擬信號VSL（m），從而使得可能傳送信號同時減少由如圖6所示的源自相鄰TCV的干擾導(dǎo)致的誤差。圖11是示出這樣的示例的圖，其中用于發(fā)送時間分立的模擬信號的TCV集中，并且與用于發(fā)送數(shù)字信號的TCV分離。該配置可以減少來自相鄰TCV的干擾。然而，例如在圖10所示的系統(tǒng)中，行選擇電路320輸出普通數(shù)字信號用于接通/關(guān)斷開關(guān)。因此，不容易基于這些信號減少與信號線LSGN（n）的干擾。根據(jù)本公開的實施例，如圖11所示，有效的是集中用于發(fā)送時間分立的模擬信號的TCV，并且將這樣的TCV與用于發(fā)送數(shù)字信號的TCV分離。在圖11所示的示例中，第一芯片110E具有區(qū)域410和420，其中用于發(fā)送數(shù)字信號的TCV安排在像素陣列部分310的右和左兩側(cè)。此外，在圖11中，第一芯片110E具有區(qū)域430，其中用于發(fā)送模擬信號的TCV安排在像素陣列部分310的下側(cè)。（2-4）固態(tài)成像器件中的第二安排配置示例圖12是示出根據(jù)實施例的具有列并行ADC的CMOS圖像傳感器中的電路等的第二安排配置示例的圖。圖12所示的CMOS圖像傳感器300B示出這樣的情況，其中一個浮置擴(kuò)散FD由像素陣列部分310B中的多個像素共享。在圖12所示的示例中，浮置擴(kuò)散FD、重置晶體管213、放大晶體管214和選擇晶體管215由兩個像素共享。每個像素包括光電轉(zhuǎn)換元件（光電二極管211）和傳輸晶體管212。同樣在此情況下，第一芯片110F主要地具有像素陣列部分310B，并且CMOS圖像傳感器300B的其他配置與圖10所示的CMOS圖像傳感器300A的那些配置相同。（2-5）固態(tài)成像器件中的第三安排配置示例圖13是示出根據(jù)實施例的具有列并行ADC的CMOS圖像傳感器中的電路等的第三安排配置示例的圖。如在圖12所示的CMOS圖像傳感器300B的情況下，圖13所示的CMOS圖像傳感器300C示出這樣的情況，其中一個浮置擴(kuò)散FD由像素陣列部分310C中的多個像素共享。同樣在此情況下，第一芯片110G主要地具有像素陣列部分310C。在該示例中，TCV114G接近共享區(qū)域形成。以此方式形成TCV114G，使得在第一芯片110G和第二芯片120G中形成的由金屬（例如，Cu）制造的連接電極通過金屬相互連接。輸出到信號線LSGN的像素信號通過TCV114G提供到第二芯片120G的比較器351。（3）比較器的配置示例接下來，將給出應(yīng)用到ADC組并且形成列ADC的比較器351的具體配置示例的描述。首先，根據(jù)該實施例的比較器351減少輸入阻抗的改變，從而使得可能減少輸入信號中的誤差，并且改進(jìn)條紋現(xiàn)象。第二，根據(jù)實施例的比較器351減少電流源電路的電流值的波動，從而使得可能減少電源電壓的波動，減少比較結(jié)果中的誤差，并且減少由與包括比較器的裝置系統(tǒng)中的其他電路的干擾導(dǎo)致的誤差。在第二配置的情況下，還可能改進(jìn)條紋現(xiàn)象。此外，根據(jù)本公開實施例的比較器可以具有第三配置，其中第一和第二配置組合在一起。在執(zhí)行上述本公開的實施例時，存在對于在用作數(shù)字芯片的第二芯片中安排的量化器和比較器的噪聲變得大于模擬芯片中安排的量化器和比較器的噪聲的擔(dān)心。根據(jù)實施例的比較器包括對于噪聲有效的配置。下文中，將給出圖9到13所示的CMOS圖像傳感器中的比較器的配置示例的描述。在以下描述中，將由符號500表示比較器。（3-1）比較器的第一配置示例的基本概念圖14是示出根據(jù)實施例的比較器的第一配置示例的基本概念的圖。圖15是用于說明箝位的基本概念的圖。第一配置示例的比較器500主要地具有第一放大器510、第二放大器520和用作電位保持部分的箝位電路530，第一放大器510和第二放大器520相互級聯(lián)連接。也就是說，比較器500具有兩級放大器配置，并且還包括連接到第一級的第一放大器510的第一輸出節(jié)點A和第二級的第二放大器520的第二輸出節(jié)點B的箝位電路530。如圖15所示，箝位電路530檢測輸出節(jié)點A和B的電壓，并且接通電流源I1以便在檢測到輸出節(jié)點B已經(jīng)變得高于（或已經(jīng)變得低于）輸出節(jié)點A恒定電壓Vth之后，將來自電源（地）的電流饋送到輸出節(jié)點A（或從輸出節(jié)點A饋出電流）。因此，箝位電路530避免節(jié)點A和B的電勢的進(jìn)一步改變。圖16A和16B是每個示出箝位電路的最簡單配置示例的圖。如圖16A和16B所示，上述箝位電路530可以以最簡單的方式由n溝道MOS（NMOS）晶體管NT1或p溝道MOS（PMOS）晶體管PT1構(gòu)成。在箝位電路530由NMOS晶體管NT1構(gòu)成的情況下，箝位電路530在檢測到輸出節(jié)點B已經(jīng)變得高于輸出節(jié)點AMOS的閾值電壓Vthn之后，將來自電源的電流饋送到輸出節(jié)點A。因此，箝位電路530避免輸出節(jié)點A的電勢的進(jìn)一步減少，并且箝位節(jié)點A和B的電勢。在箝位電路530由PMOS晶體管PT1構(gòu)成的情況下，箝位電路530在檢測到輸出節(jié)點B已經(jīng)變得低于輸出節(jié)點AMOS的閾值電壓|Vthp|之后，從輸出節(jié)點A提取電流到地GND。因此，箝位電路530避免輸出節(jié)點A的電勢的進(jìn)一步增加，并且箝位節(jié)點A和B的電勢。（3-2）比較器的第一配置示例的具體電路圖17是示出根據(jù)實施例的比較器的第一配置示例的電路圖。圖17示出了使用鏡像電容極好地限制頻帶以減少噪聲的比較器的配置示例。在這樣配置的情況下，使得比較器輸出小噪聲功率。因此，可能補(bǔ)償當(dāng)比較器安排在用作數(shù)字芯片的第二芯片中時導(dǎo)致的缺點。如圖17所示，為每列安排的比較器500具有第一放大器510、第二放大器520、箝位電路530和用作用于呈現(xiàn)鏡像效果的電容的電容器C530，第一放大器510和第二放大器520相互級聯(lián)連接。此外，電容連接在第二級的第二放大器520的源極接地放大器的輸入和輸出之間。該電容成像鏡像效果，并且因此等價于連接到源極接地輸入的增益倍增電容。因此，用小電容極大地縮窄比較器500的頻帶。為了在開始行操作處確定用于每列的操作點，比較器500具有初始化（自動歸零：AZ）和采樣功能。注意到，根據(jù)該實施例，第一導(dǎo)電類型是p溝道或n溝道，并且第二導(dǎo)電類型是n溝道或p溝道。第一放大器510具有PMOS晶體管PT511到PT514和NMOS晶體管NT511到NT513，作為飽和柵極類型場效應(yīng)晶體管。第一放大器510具有第一和第二電容器C511和C512作為AZ電位的采樣電容（輸入電容）。PMOS晶體管PT511的源極和PMOS晶體管PT512的源極連接到電源電勢源VDD。PMOS晶體管PT511的漏極連接到NMOS晶體管NT511的漏極，并且在PMOS晶體管PT511的漏極和NMOS晶體管NT511的漏極之間的連接點形成節(jié)點ND511。此外，PMOS晶體管PT511的漏極和柵極相互連接，并且PMOS晶體管PT511的漏極和柵極之間的連接點連接到PMOS晶體管512的柵極。PMOS晶體管PT512的漏極連接到NMOS晶體管NT512的漏極，并且在PMOS晶體管PT512的漏極和NMOS晶體管NT512的漏極之間的連接點形成輸出節(jié)點ND512。NMOS晶體管NT511的源極和NMOS晶體管512的源極相互連接，并且NMOS晶體管NT511的源極和NMOS晶體管NT512的源極之間的連接點連接到NMOS晶體管NT513的漏極。NMOS晶體管NT513的源極連接到基準(zhǔn)電勢源（例如，地電勢）GND。NMOS晶體管NT511的柵極連接到電容器C511的第一電極，并且在NMOS晶體管NT511的柵極和電容器C511的第一電極之間的連接點形成節(jié)點ND513。此外，電容器C511的第二電極連接到斜坡信號RAMP的輸入端子TRAMP。NMOS晶體管NT512的柵極連接到電容器C512的第一電極，并且在NMOS晶體管NT512的柵極和電容器C512的第一電極之間的連接點形成節(jié)點ND514。此外，電容器C512的第二電極連接到模擬信號VSL的輸入端子TVSL。此外，NMOS晶體管NT513的柵極連接到偏置信號BIAS的輸入端子TBIAS。PMOS晶體管PT513的源極連接到節(jié)點ND511，并且其漏極連接到節(jié)點ND513。PMOS晶體管PT514的源極連接到輸出節(jié)點ND512，并且其漏極連接到節(jié)點ND514。此外，PMOS晶體管PT513和PT514的柵極共同地連接到低電位和有源第一AZ信號PSEL的輸入端子TPSEL。在具有這樣配置的第一放大器510中，PMOS晶體管PT511和PT512構(gòu)成電流鏡電路。此外，NMOS晶體管NT511和NT512構(gòu)成差分比較部分（跨導(dǎo)放大器（Gm放大器））511，其使用NMOS晶體管NT513作為電源源。此外，PMOS晶體管PT513和PT514用作AZ（自動歸零：初始化）開關(guān)，并且電容器C511和C512用作AZ電位的采樣電容。然后，第一放大器510的輸出信號1stcomp從輸出節(jié)點ND512輸出到第二放大器520。第二放大器520具有PMOS晶體管PT521、NMOS晶體管NT521和NT522、以及用作AZ電位的采樣電容的第三電容器C521。PMOS晶體管PT521的源極連接到電源電勢源VDD，并且其柵極連接到第一放大器510的輸出節(jié)點ND512。PMOS晶體管PT521的漏極連接到NMOS晶體管NT521的漏極，并且在PMOS晶體管PT521的漏極和NMOS晶體管NT521的漏極之間的連接點形成輸出節(jié)點ND521。NMOS晶體管NT521的源極連接到地電勢GND，并且其柵極連接到電容器C521的第一電極。在NMOS晶體管NT521的源極和電容器C521的第一電極之間的連接點形成節(jié)點ND522。電容器C521的第二電極連接到地電勢GND。NMOS晶體管NT522的漏極連接到節(jié)點ND521，并且其源極連接到節(jié)點ND522。此外，NMOS晶體管NT522的柵極連接到高電位和有源第二AZ信號NSEL的輸入端子TNSEL。第二AZ信號NSEL具有與提供到第一放大器510的第一AZ信號PSEL的電位互補(bǔ)的電位。在具有這樣配置的第二放大器520中，PMOS晶體管PT521構(gòu)成輸入和放大電路。此外，NMOS晶體管NT522用作AZ開關(guān)，并且電容器C521用作AZ電位的采樣電容。此外，第二放大器520的輸出節(jié)點ND521連接到比較器500的輸出端子TOUT。箝位電路530具有NMOS晶體管NT531。也就是說，箝位電路530采用圖16A所示的配置。NMOS晶體管NT531的漏極連接到電源電壓源VDD，其源極連接到第一放大器510的輸出節(jié)點ND512（節(jié)點A），并且其柵極連接到第二放大器520的輸出節(jié)點ND521。電容器C530的第一電極連接到作為源極接地放大器的PMOS晶體管PT521的柵極（輸入），并且其第二電極連接到PMOS晶體管PT521的漏極（輸出）。電容器C530成像鏡像效果，并且因此等價于連接到源極接地輸入的增益倍增電容。假設(shè)PMOS晶體管PT521的增益是Av2，并且電容器C530的電容是C，那么第一放大器510的輸出的電容是像{C×(1+Av2)}的增益倍增。因此，電容器C530的電容值可以小。因此，用小電容極大地縮窄比較器500的頻帶。如上所述，箝位電路530連接在比較器500中第一放大器510的輸出節(jié)點ND512（A）和第二放大器520的輸出節(jié)點ND521（B）之間。箝位電路530檢測第一放大器510的輸出節(jié)點ND512（A）的電壓和第二放大器520的輸出節(jié)點ND521（B）的電壓。在此情況下，箝位電路530檢測到第二放大器520的輸出節(jié)點ND521（B）已經(jīng)變得高于第一放大器（510）的輸出節(jié)點ND512（A）恒定電壓Vth。具體地，在第二放大器520的輸出節(jié)點ND521（B）高于第一放大器510的輸出節(jié)點ND512（A）恒定電壓Vth的情況下，箝位電路530導(dǎo)通NMOS晶體管NT531，以便將來自電源的電流饋送到輸出節(jié)點ND512（A）。在此情況下，第一放大器510的NMOS晶體管NT513用作電流源。然后，箝位電路530執(zhí)行箝位處理，使得第一放大器510的輸出節(jié)點ND512（A）的電勢不變得低于形成差分對晶體管的NMOS晶體管NT512的閾值電壓Vthn，NMOS晶體管NT512的漏極連接到輸出節(jié)點ND512。換句話說，箝位電路530箝位輸出節(jié)點ND512（A）的電勢，使得差分對晶體管NT512（M2）滿足并且保持其飽和操作狀態(tài)。因此，箝位電路530避免輸出節(jié)點ND512（A）的電勢低于恒定電勢，并且箝位節(jié)點ND512（A）和ND521（B）的電勢。利用上述箝位電路530的功能，可能實現(xiàn)條紋現(xiàn)象的改進(jìn)。接下來，將給出為何可以改進(jìn)條紋現(xiàn)象的原因的描述。在描述之前，將首先給出使用沒有箝位電路的圖18所示的比較器為何出現(xiàn)條紋現(xiàn)象的原因的描述，作為比較示例。（條紋現(xiàn)象為何出現(xiàn)的原因）首先，將給出條紋現(xiàn)象為何出現(xiàn)的原因（即，從比較器500A發(fā)送到斜坡的誤差（比較器的輸入阻抗的改變）的原因）的描述。注意到，如下面將描述的對于該機(jī)制的解決方案本身是新穎的，并且因此由本公開實施例呈現(xiàn)的效果原理上基于對于該機(jī)制的新穎解決方案。圖18是示出作為與圖17所示的比較器比較的示例的不具有箝位電路的比較器的電路圖。圖19A和19B是示出圖18所示的比較器的操作波形的圖。圖20A到20C分別是示出圖18所示的比較器的寄生電容、比較器的操作波形、以及在比較器的操作的等效電容中的改變的圖。圖20A示出寄生電容，圖20B示出在差分對狀態(tài)和在源極跟隨器狀態(tài)下二者的操作波形，并且圖20C示出在比較器操作時等效電容的改變。圖21是示出圖18所示的比較器的操作的斜坡波形的圖。當(dāng)斜坡波形RAMP輸入到比較器500A時，構(gòu)成比較器的第一放大器510操作。因此，如圖19A和19B所示，在第一級的第一放大器510的輸出節(jié)點ND512（A）呈現(xiàn)這樣的斜坡波形，其具有比輸入斜坡波形RAMP尖銳對應(yīng)于第一放大器510的放大增益的量的斜率。因為輸入斜坡波形RAMP在第一放大器510的輸出反轉(zhuǎn)之后繼續(xù)，所以輸出節(jié)點ND512（A）的電勢繼續(xù)下降。然后，NMOS晶體管NT512（M2）的漏極電壓繼續(xù)下降。因此，NMOS晶體管NT512（M2）不滿足其飽和操作條件，并且進(jìn)入三極管操作狀態(tài)。結(jié)果，NMOS晶體管NT512（M2）的驅(qū)動力極大地減少。當(dāng)差分對晶體管NT511（M1）和NT512（M2）都滿足飽和操作條件時，即，當(dāng)它們處于普通差分對狀態(tài)時，節(jié)點TAIL的電勢顯示具有斜坡波形的一半斜率的斜率的斜坡波形。另一方面，當(dāng)NMOS晶體管NT512（M2）不滿足飽和條件并且損失其驅(qū)動力時，差分對電路變?yōu)榈葍r于由用作電流源的NMOS晶體管NT511（M1）和NMOS晶體管NT513構(gòu)成的源極跟隨器電路。因為節(jié)點TAIL是源極跟隨器電路的輸出節(jié)點，所以此時節(jié)點TAIL的電勢示出具有與斜坡波形的斜率相同斜率的斜坡波形，如圖20B所示。在比較器500A的第一放大器510中，寄生電容Cgs存在于差分對晶體管M1（NT511）的柵極和源極之間。通過米勒效應(yīng)，如圖20C所示，在其中節(jié)點TAIL顯示具有斜坡波形的一半斜率的斜率的斜坡波形的差分對狀態(tài)下，由如從斜坡波形的輸入側(cè)看到的電容等效的電容變?yōu)?.5Cgs。此外，在其中節(jié)點TAIL顯示具有與斜坡波形的斜率相同斜率的斜坡波形的源極跟隨器狀態(tài)下，等效電容變?yōu)?Cgs。也就是說，當(dāng)NMOS晶體管NT512（M2）禁用（不滿足飽和操作條件）時，如從斜坡波形的輸入側(cè)看到的等效電容下降。當(dāng)斜坡波形的節(jié)點的等效電容下降時，由斜坡發(fā)生器的輸出阻抗及其等效電容形成的斜坡波形的節(jié)點的時間常數(shù)下降。結(jié)果，斜坡波形本身的斜率恒定，但是其時間發(fā)送延遲變小。在斜坡波形中，在特定定時的小發(fā)送延遲等價于該定時之后的波形經(jīng)歷電壓電位偏移的狀態(tài)，如圖21所示。因此，當(dāng)特定差分比較器部分的輸出反轉(zhuǎn)，并且NMOS晶體管NT512（M2）因此被禁用時，影響施加于要反轉(zhuǎn)的比較部分。更具體地，因為臨時使得斜坡波形更早，所以也使得受影響的比較部分的反轉(zhuǎn)時間更早。當(dāng)使用單斜率AD轉(zhuǎn)換器的固態(tài)成像器件具有其中信號的亮度例如由反轉(zhuǎn)時間的長度表示的系統(tǒng)配置時，出現(xiàn)條紋現(xiàn)象，其中在列中存在的暗信號使得其他列的AD轉(zhuǎn)換結(jié)果被引導(dǎo)到暗側(cè)。（根據(jù)本公開實施例的條紋現(xiàn)象的改進(jìn)）圖22A和22B是示出圖17所示的比較器的操作波形的圖。圖23A到23C分別是示出圖17所示的比較器的寄生電容、比較器的操作波形、以及在比較器的操作的等效電容中的改變的圖。圖23A示出寄生電容，圖23B示出在差分對狀態(tài)和在源極跟隨器狀態(tài)下二者的操作波形，并且圖23C示出在比較器操作時等效電容的改變。圖24是示出圖17所示的比較器的操作的斜坡波形的圖。圖17所示的比較器500在比較部分的輸出的反轉(zhuǎn)之后，在禁用NMOS晶體管NT512（M2）之前（在NMOS晶體管NT512（M2）不滿足飽和操作條件之前），箝位輸出節(jié)點ND512（A）和輸出節(jié)點ND521（B）的電勢。結(jié)果，如圖22A和22B所示，NMOS晶體管NT512（M2）免于其禁用（即，免于NMOS晶體管NT512（M2）不滿足飽和操作條件的狀態(tài)）。因此，源極跟隨器狀態(tài)不出現(xiàn)。此外，如圖23C所示，如從斜坡波形的輸入側(cè)看到的等效電容在第一放大器510的輸出反轉(zhuǎn)之后不改變。因此，如圖24所示，如上所述的斜坡波形的時間常數(shù)的改變和由于斜坡波形的時間常數(shù)的改變的電位偏移不出現(xiàn)。因此，通過圖17所示的比較器500極大地改進(jìn)了條紋現(xiàn)象。（消耗電流）當(dāng)箝位電路530操作時要饋送的電流由用于差分對晶體管的TAIL電流源（NMOS晶體管NT513）覆蓋。也就是說，由比較示例的比較器500A饋送以減小輸出節(jié)點ND512（A）的電勢的電流部分饋送到NMOS晶體管NT531（M3）。因此，避免消耗電流的增加。（噪聲和比較器延遲）如圖22A和22B所示，箝位電路530在第一放大器510的輸出反轉(zhuǎn)之后開始其操作，但是在第一放大器510的輸出反轉(zhuǎn)之前完全不操作。因此，箝位電路530對于比較器500的反轉(zhuǎn)定時不施加影響。結(jié)果，根據(jù)實施例的箝位電路530不增加比較器500的噪聲，并且不增加延遲時間直到第一放大器510的輸出反轉(zhuǎn)。（3-3）比較器的第一配置示例的修改圖25是示出根據(jù)實施例的比較器的第一配置示例的修改的電路圖。圖25所示的比較器500B具有與圖17所示的比較器500的晶體管的極性相反的極性。因此，連接到比較器500B的電源電勢和地電勢也相反地安排在電路上。注意到在圖25中，節(jié)點和電容器由與圖17的那些符號相同的符號表示，以便于電路安排的理解。在第一放大器510B中，替代圖17所示的NMOS晶體管NT511到NT513，PMOS晶體管PT515到PT517構(gòu)成差分比較部分和電流源。此外，用作電流源的PMOS晶體管PT517的源極連接到電源電壓源VDD。此外，替代圖17所示的PMOS晶體管PT511和PT512，NMOS晶體管NT514和NT515構(gòu)成電流鏡電路，并且NMOS晶體管NT514和NT515的源極連接到地電勢GND。此外，替代圖17所示的PMOS晶體管PT513和PT514，NMOS晶體管NT516和NT517構(gòu)成AZ開關(guān)。在此情況下，第二AZ信號NSEL提供到第一放大器510B中的NMOS晶體管NT516和NT517的柵極。在第二放大器520B中，替代圖17所示的PMOS晶體管PT521，NMOS晶體管NT523構(gòu)成輸入和放大電路。NMOS晶體管NT523的源極連接到地電勢GND。替代圖17所示的NMOS晶體管NT521，PMOS晶體管PT522構(gòu)成形成鏡像電路的晶體管。此外，PMOS晶體管PT522的源極連接到電源電勢VDD。此外，電容器C521的第一電極連接到節(jié)點ND522，該節(jié)點ND522連接到PMOS晶體管PT522的柵極，并且電容器C521的第二電極連接到電源電壓源VDD。此外，替代圖17所示的NMOS晶體管NT522，PMOS晶體管PT523構(gòu)成AZ開關(guān)。在此情況下，第一AZ信號PSEL提供到第二放大器520A中PMOS晶體管PT523的柵極。替代圖17所示的NMOS晶體管NT531，PMOS晶體管PT531構(gòu)成箝位電路530B。在此情況下，PMOS晶體管PT531的漏極連接到用作基準(zhǔn)電勢的地電勢GND。電容器C530B的第一電極連接到作為源極接地放大器的NMOS晶體管NT523的柵極（輸入），并且其第二電極連接到NMOS晶體管NT523的漏極（輸出）。電容器C530B呈現(xiàn)鏡像效應(yīng)，并且因此等價于連接到源極接地輸入的增益倍增電容。假設(shè)NMOS晶體管NT523的增益是Av2，并且電容器C530B的電容是C，那么第一放大器510B的輸出的電容是像{C×(1+Av2)}的增益倍增。因此，電容器C530B的電容值可以小。因此，用小電容極大地縮窄比較器500B的頻帶。具有這樣配置的圖25所示的比較器500B基本上以與圖17所示的比較器500相同的方式操作。然而，RAMP、第一比較器和第二放大器的波形變得相反。此外，圖25所示的比較器500B可以獲得與圖17所示的比較器500的效果相同的效果。根據(jù)上述第一配置示例，減少比較器的輸入阻抗的改變，從而使得可能減少輸入信號中的誤差。此外，在使用比較器的單斜率AD轉(zhuǎn)換器中，特別地，在使用每個具有共同斜率的許多比較器的多個并行單斜率AD轉(zhuǎn)換器中，可以減少比較器的輸入阻抗的改變，從而使得可能減少經(jīng)由斜坡波形由AD轉(zhuǎn)換器之間的干擾導(dǎo)致的誤差。在使用列并行單斜率AD轉(zhuǎn)換器的固態(tài)成像器件中，減少比較器的輸入阻抗的改變，從而使得可能減少經(jīng)由斜坡波形由AD轉(zhuǎn)換器之間的干擾導(dǎo)致的誤差，并且減少圖像質(zhì)量的劣化。因此，根據(jù)第一配置示例，變得可能對于比較器減少輸入波形中導(dǎo)致的誤差，改進(jìn)系統(tǒng)的精度，并且減少由于AD轉(zhuǎn)換器之間的干擾和列之間的干擾的AD轉(zhuǎn)換中的誤差和圖像質(zhì)量的劣化。（3-4）比較器的第二配置示例的基本概念圖26是示出根據(jù)實施例的比較器的第二配置示例的基本概念的圖。第二配置示例的比較器500C主要地具有第一放大器510、第二放大器520和用作第二電位保持部分的箝位電路540，第一放大器510和第二放大器520相互級聯(lián)連接。第二放大器520的輸出連接到用作數(shù)字電路600的邏輯門610。此外，箝位電路540連接到比較器500C的輸出（即，第二級的第二放大器520的第二輸出節(jié)點B），并且連接到邏輯門610的第一級反轉(zhuǎn)柵極的第三輸出節(jié)點C。箝位電路540的基本概念與結(jié)合圖15描述的概念相同。如圖15所示，箝位電路540檢測輸出節(jié)點B和C的電壓，并且在檢測到輸出節(jié)點C已經(jīng)變得高于（或者已經(jīng)變得低于）輸出節(jié)點B恒定電壓Vth之后，接通電流源I1以便將電流從電源（地）饋送到輸出節(jié)點B（或者從輸出節(jié)點B饋出電流）。因此，箝位電路540避免輸出節(jié)點B的電勢的進(jìn)一步改變。第二配置示例的比較器500C可以減少在其電源中導(dǎo)致的噪聲（誤差）。因此，變得可能改進(jìn)系統(tǒng)的精度并且減少由于AD轉(zhuǎn)換器之間和各列之間干擾的AD轉(zhuǎn)換的誤差和圖像質(zhì)量的劣化。如結(jié)合圖16所述，箝位電路540可以由單個NMOS晶體管NT1或PMOS晶體管PT1構(gòu)成。在箝位電路540由NMOS晶體管NT1構(gòu)成的情況下，箝位電路540在檢測到輸出節(jié)點C已經(jīng)變得高于輸出節(jié)點BMOS的閾值電壓Vthn之后，箝位電路540將電流從電源饋送到輸出節(jié)點B。因此，箝位電路540避免輸出節(jié)點B的電勢的進(jìn)一步減小，并且箝位節(jié)點B和C的電勢。在箝位電路540由PMOS晶體管PT1構(gòu)成的情況下，箝位電路540在檢測到輸出節(jié)點C已經(jīng)變得低于輸出節(jié)點BMOS的閾值電壓|Vthp|之后，從輸出節(jié)點B提取電流到地GND。因此，箝位電路540避免輸出節(jié)點B的電勢的進(jìn)一步增加，并且箝位節(jié)點B和C的電勢。（3-5）比較器的第二配置示例的具體電路圖27是示出根據(jù)實施例的比較器的第二配置示例的電路圖圖27所示的比較器500C基本上與圖17所示的比較器500在配置上相同，除了箝位電路540的連接位置，并且因此將省略其詳細(xì)描述。注意到在圖27中，簡單的反相器用作數(shù)字電路600的第一級邏輯門610，但是本公開實施例的配置不限于此。邏輯門610具有在數(shù)字電源電壓源VDDD和用作基準(zhǔn)電勢的地電勢GND之間串聯(lián)連接的PMOS晶體管PT611和NMOS晶體管NT611。PMOS晶體管PT611和NMOS晶體管NT611的柵極共同地連接到比較器500C的第二放大器520的輸出節(jié)點ND521（B）。此外，在PMOS晶體管PT611的漏極和NMOS晶體管NT611的漏極之間的連接點形成輸出節(jié)點ND611（C）。箝位電路540具有NMOS晶體管NT541。也就是說，箝位電路540采用圖16A所示的配置。NMOS晶體管NT541的漏極連接到用于比較器500C的模擬電源電壓源VDDA，并且其源極連接到第二放大器520的輸出節(jié)點ND521（B）。NMOS晶體管NT541的柵極連接到邏輯門610的輸出節(jié)點ND611（C）。如上所述，箝位電路540連接到第二放大器520的輸出節(jié)點ND521（B）和比較器500C的邏輯門610的輸出節(jié)點ND611（C）。箝位電路540檢測第二放大器520的輸出節(jié)點ND521（B）的電壓和邏輯門610的輸出節(jié)點ND611（C）的電壓。在此情況下，箝位電路540檢測到邏輯門610的輸出節(jié)點ND611（C）已經(jīng)變得高于第二放大器520的輸出節(jié)點ND521（B）恒定電壓Vth。具體地，在邏輯門610的輸出節(jié)點ND611（C）已經(jīng)變得高于第二放大器520的輸出節(jié)點ND521（B）恒定電壓Vth的情況下，箝位電路540導(dǎo)通NMOS晶體管NT541，并且將電流從電源饋送到第二放大器520的輸出節(jié)點ND521（B）。在此情況下，第二放大器520的NMOS晶體管NT521用作電流源。然后，箝位電路540執(zhí)行箝位處理，使得第二放大器520的輸出節(jié)點ND521（B）的電勢不變得低于NMOS晶體管NT521的閾值電壓Vthn，NMOS晶體管NT521的漏極連接到節(jié)點ND521。換句話說，箝位電路540箝位節(jié)點ND521（B）的電勢，使得用作電流源的NMOS晶體管NT521（M3）滿足并且保持其飽和操作條件。因此，箝位電路540避免節(jié)點ND521（B）的電勢低于恒定電勢，并且箝位節(jié)點ND521（B）和ND611（C）的電勢。利用上述這種箝位電路540的功能，可以實現(xiàn)條紋現(xiàn)象的改進(jìn)。接下來，將給出為何可以改進(jìn)條紋現(xiàn)象的原因的描述。在描述之前，將首先給出使用沒有箝位電路的圖28所示的比較器為何出現(xiàn)條紋現(xiàn)象的原因的描述，作為比較示例。（條紋現(xiàn)象為何出現(xiàn)的原因）首先，將給出條紋現(xiàn)象為何出現(xiàn)的原因（即，當(dāng)比較器500D反轉(zhuǎn)時在消耗電流中的波動的原因）的描述。圖28是示出作為與圖27所示的比較器比較的示例的不具有箝位電路的比較器的電路圖。圖29A到29C是示出圖28所示的比較器的操作波形的圖。因為比較器500D等價于是具有高增益的放大器，所以在比較器500D的輸出前后，比較器500D的輸出節(jié)點ND521（B）的電壓在地電勢GND和模擬電源電壓VDDA之間極大地改變。如果第二放大器520的輸出節(jié)點ND521（B）的電壓低于恒定值，那么不允許晶體管NT521（M3）操作為電流源，并且因此難以饋送電流。因此，如圖29A到29C所示，用作第二級的第二放大器520的電流源的NMOS晶體管NT521（M3）在比較器500D的輸出反轉(zhuǎn)前后從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。結(jié)果，出現(xiàn)消耗電流中的波動。（根據(jù)本公開實施例的條紋現(xiàn)象的改進(jìn)）圖30A到30C是示出圖27所示的比較器的操作波形的圖。在圖27所示技術(shù)的比較器500C中，箝位電路540執(zhí)行箝位處理，使得輸出節(jié)點ND521（B）的電勢不過分降低。結(jié)果，如圖30A到30C所示，NMOS晶體管NT521（M3）免于其禁用（免于NMOS晶體管NT521（M3）不滿足飽和操作條件的狀態(tài)）。因此，晶體管M3（NT521）一直操作為電流源，并且因此在比較器500C的輸出反轉(zhuǎn)前后，不出現(xiàn)第二級的第二放大器520的消耗電流的波動。因此，不出現(xiàn)經(jīng)由電源電壓的波動與其他比較器的干擾，這導(dǎo)致條紋現(xiàn)象的改進(jìn)。（3-6）比較器的第二配置示例的修改圖31是示出根據(jù)實施例的比較器的第二配置示例的修改的電路圖。圖31所示的比較器500E具有與圖27所示的比較器500C的晶體管的極性相反的極性。因此，連接到比較器500E的電源電勢和地電勢也相反地安排在電路上。注意到，圖31所示的比較器500E與圖27所示的比較器500C之間的關(guān)系與圖25所示的比較器500B與圖17所示的比較器500之間的關(guān)系相同，并且因此將省略其詳細(xì)描述。替代圖27所示的NMOS晶體管NT541，PMOS晶體管PT541構(gòu)成箝位電路540E。在此情況下，PMOS晶體管PT541的漏極連接到地電勢GND。具有這種配置的圖31所示的比較器500E基本上以與圖27所示的比較器500C相同的方式操作。然而，RAMP、第一比較器和第二放大器的波形變得相反。此外，圖31所示的比較器500E可以獲得與圖27所示的比較器500C的效果相同的效果。根據(jù)上述第二配置示例，可以減少比較器的電流源電路的電流值的波動，從而使得可能減少電源電壓的波動，減少比較結(jié)果的誤差，并且減少由與包括比較器的系統(tǒng)（電子裝置）中的其他電路的干擾導(dǎo)致的誤差。在使用比較器的單斜率AD轉(zhuǎn)換器中，特別地，在使用每個具有共同斜率的許多比較器的多個并行單斜率AD轉(zhuǎn)換器中，可以減少比較器的電流源電路的電流值的波動，從而使得可能減少經(jīng)由電源電壓的波動由AD轉(zhuǎn)換器之間的干擾導(dǎo)致的誤差。在使用列并行單斜率AD轉(zhuǎn)換器的固態(tài)成像器件中，利用比較器的電流源電路的電流值的波動的減少，可以減少電源電壓的波動，從而使得可能減少經(jīng)由斜坡波形由AD轉(zhuǎn)換器之間的干擾導(dǎo)致的誤差，并且減少圖像質(zhì)量的劣化。因此，根據(jù)第二配置示例，變得可能對于比較器減少電源中導(dǎo)致的噪聲（誤差），改進(jìn)系統(tǒng)的精度，并且減少由于AD轉(zhuǎn)換器之間的干擾和列之間的干擾的AD轉(zhuǎn)換中的誤差和圖像質(zhì)量的劣化。（3-7）比較器的第三配置示例的具體電路圖32是示出根據(jù)實施例的比較器的第三配置示例的電路圖。圖32所示的比較器500F具有作為第一配置的圖17所示的比較器500的箝位電路530和作為第二配置的圖27所示的比較器500C的箝位電路540二者。因為分別結(jié)合圖17和27描述箝位電路530和540的具體配置，所以將省略它們的詳細(xì)描述。圖32所示的比較器500F具有第一配置的效果和第二配置的效果。（3-8）比較器的第三配置示例的修改圖33是示出根據(jù)實施例的比較器的第三配置示例的修改的電路圖。圖33所示的比較器500G具有作為第一配置的圖25所示的比較器500B的箝位電路530B和作為第二配置的圖31所示的比較器500E的箝位電路540E二者。因為分別結(jié)合圖25和31描述箝位電路530B和540E的具體配置，所以將省略它們的詳細(xì)描述。圖33所示的比較器500G具有第一配置的效果和第二配置的效果。此外，根據(jù)實施例的第一配置的比較器由連接到第一級的第一放大器510的輸出節(jié)點A的和連接到第二級的第二放大器520的輸出節(jié)點B的箝位電路530構(gòu)成。因此，根據(jù)該實施例，對于比較器變得可能減少輸入波形中導(dǎo)致的誤差，改進(jìn)系統(tǒng)的精度，并且減少由于AD轉(zhuǎn)換器之間的干擾和各列之間的干擾的AD轉(zhuǎn)換中的誤差和圖像質(zhì)量的劣化。此外，在根據(jù)該實施例的第二配置的比較器中，箝位電路540連接到比較器500C的輸出（即，第二級的第二放大器520的輸出節(jié)點B）并且連接到邏輯門610的第一級反轉(zhuǎn)柵極的輸出節(jié)點C。因此，根據(jù)該實施例，對于比較器變得可能減少電源中導(dǎo)致的噪聲（誤差），改進(jìn)系統(tǒng)的精度，并且減少由于AD轉(zhuǎn)換器之間的干擾和各列之間的干擾的AD轉(zhuǎn)換中的誤差和圖像質(zhì)量的劣化。此外，根據(jù)該實施例，可以獲得以下效果。根據(jù)本公開的實施例，與現(xiàn)有層壓結(jié)構(gòu)相比，變得可能減少TCV的數(shù)目，而不導(dǎo)致發(fā)送信號中的誤差。此外，不必在模擬芯片上提供諸如量化器（比較器）的電路。因此，模擬芯片的面積可以在尺寸上減少到僅由傳感器確定的水平。例如，因為由系統(tǒng)的光學(xué)尺寸確定圖像傳感器中的傳感器（像素）的面積，所以模擬芯片通?？梢詼p少到接近可以最小化模擬芯片的其極限尺寸。如上所述，比制造邏輯芯片（數(shù)字芯片）花費(fèi)更多步驟來制造模擬芯片。因此，即使芯片的面積是相同的，模擬芯片也變得比邏輯芯片在制造成本上更高。此外，根據(jù)本公開的實施例，安排在模擬芯片上的電路可以限制到與傳感器相關(guān)的那些。因此，變得可能消除涉及晶體管的布線和制造的步驟。通常，用于制造諸如比較器的電路的晶體管和用于構(gòu)成傳感器的晶體管以不包括共同步驟的步驟制造。因此，在消除諸如比較器的電路的情況下，可以消除這些步驟。類似地，因為不必在模擬芯片上安排復(fù)雜的布線，所以可以減少總的布線數(shù)目。從上面的兩個原因，變得可能極大地減少半導(dǎo)體器件的制造成本，而不劣化從根據(jù)本公開的實施例的傳感器輸出的信號。注意到，上面的實施例描述作為半導(dǎo)體器件的示例的CMOS圖像傳感器的配置。此外，上面的配置可以應(yīng)用于例如背側(cè)照明CMOS圖像傳感器以實現(xiàn)上面的效果。然而，當(dāng)配置應(yīng)用于前側(cè)照明CMOS圖像傳感器時，也完全可以實現(xiàn)上面的效果。具有這樣配置的固態(tài)成像器件可以應(yīng)用為諸如數(shù)字相機(jī)和攝像機(jī)的成像設(shè)備。（4）相機(jī)系統(tǒng)的配置示例圖34是示出對其應(yīng)用根據(jù)實施例的固態(tài)成像器件的相機(jī)系統(tǒng)的配置示例的圖。如圖34所示，相機(jī)系統(tǒng)700具有成像設(shè)備710，可以對其應(yīng)用根據(jù)實施例的CMOS圖像傳感器（固態(tài)成像器件）200、300和300A到300C。此外，相機(jī)系統(tǒng)700具有光學(xué)系統(tǒng)，其將入射光引導(dǎo)到成像設(shè)備710的像素區(qū)域（在像素區(qū)域上形成被攝體圖像），例如在成像表面上形成入射光（圖像光）的圖像的鏡頭720。相機(jī)系統(tǒng)700具有驅(qū)動成像設(shè)備710的驅(qū)動電路（DRV）730和處理從成像設(shè)備710輸出的信號的信號處理電路（PRC）740。驅(qū)動電路730具有定時發(fā)生器（未示出），其生成包括用于驅(qū)動成像設(shè)備710內(nèi)的電路的開始脈沖和時鐘脈沖的各種定時信號?；陬A(yù)定定時信號，驅(qū)動電路730驅(qū)動成像設(shè)備710。此外，信號處理電路740應(yīng)用預(yù)定信號處理到從成像設(shè)備710輸出的信號。由信號處理電路740處理的圖像信號記錄在例如諸如存儲器的記錄介質(zhì)上。記錄在記錄介質(zhì)上的圖像信息由打印機(jī)等打印在紙張（硬拷貝）上。此外，由信號處理電路740處理的圖像信號在由液晶顯示器等構(gòu)成的監(jiān)視器上顯示為運(yùn)動畫面。如上所述，高精度相機(jī)可以用安裝任何固態(tài)成像器件200、300和300A到300C作為諸如數(shù)字相機(jī)的成像裝置中的成像設(shè)備710來實現(xiàn)。此外，根據(jù)實施例的比較器、AD轉(zhuǎn)換器、固態(tài)成像器件和相機(jī)系統(tǒng)（成像裝置）可應(yīng)用于諸如移動電話、個人計算機(jī)（PC）和TV機(jī)的電子裝置。（5）到電子裝置的應(yīng)用圖35是示出電子裝置的信號處理系統(tǒng)的配置示例的圖，對該電子裝置應(yīng)用根據(jù)實施例的比較器、AD轉(zhuǎn)換器、固態(tài)成像器件和相機(jī)系統(tǒng)。圖35所示的處理系統(tǒng)800具有模擬信號處理電路810、包括根據(jù)實施例的比較器的AD轉(zhuǎn)換器820和數(shù)字信號處理電路830。如上所述，根據(jù)實施例的比較器和AD轉(zhuǎn)換器可以應(yīng)用于電子裝置中的信號處理系統(tǒng)。類似地，固態(tài)成像器件和相機(jī)系統(tǒng)也可以應(yīng)用于各種電子裝置。注意到，本公開可以采用以下配置。（1）一種比較器，包括：第一放大器，包括差分對晶體管，并且配置為從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號，用作比較部分的所述差分對晶體管配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢；以及電位保持部分，配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。（2）如（1）所述的比較器，還包括：第二放大器，配置為增益從所述第一放大器的所述第一輸出節(jié)點輸出的信號，并且反轉(zhuǎn)并且輸出來自第二輸出節(jié)點的信號，其中所述電位保持部分包括箝位電路，配置為執(zhí)行箝位處理，以便在所述第二放大器的所述第二輸出節(jié)點變得高于或低于所述第一放大器的所述第一輸出節(jié)點恒定電壓時，不改變所述第一輸出節(jié)點和所述第二輸出節(jié)點的電勢。（3）如（2）所述的比較器，其中所述箝位電路以這樣的方式執(zhí)行箝位處理以便不改變所述第一輸出節(jié)點和所述第二輸出節(jié)點的電勢，使得在檢測到所述第二放大器的所述第二輸出節(jié)點已經(jīng)變得高于或低于所述第一放大器的所述第一輸出節(jié)點恒定電壓之后，所述箝位電路接通電流源，以便從電源或基準(zhǔn)電勢源饋送電流到所述第一輸出節(jié)點，或者從所述第一輸出節(jié)點饋出電流。（4）如（2）或（3）所述的比較器，其中所述箝位電路包括連接在所述第一輸出節(jié)點和電源或基準(zhǔn)電勢源之間的晶體管，根據(jù)所述晶體管的控制端子的電壓，控制所述晶體管的導(dǎo)通狀態(tài)，并且所述晶體管的控制端子連接到所述第二輸出節(jié)點。（5）如（1）到（4）的任一所述的比較器，其中所述第二放大器包括連接在所述第二輸出節(jié)點和電源或基準(zhǔn)電勢源之間的用于放大的晶體管，連接在所述第二輸出節(jié)點和基準(zhǔn)電勢源或電源之間的用于電流源的晶體管，以及第二電位保持部分，配置為保持所述第二放大器的所述第二輸出節(jié)點的電位，使得所述第二放大器的用于電流源的晶體管不落入不滿足飽和操作條件的電位。（6）如（5）所述的比較器，其中所述第二電位保持部分包括箝位電路，配置為執(zhí)行箝位處理，以便當(dāng)連接到所述第二放大器的所述第二輸出節(jié)點的邏輯門的第三輸出節(jié)點已經(jīng)變得高于或低于所述第二放大器的所述第二輸出節(jié)點恒定電壓時，不改變所述第三輸出節(jié)點的電勢和所述第二輸出節(jié)點的電勢。（7）如（1）到（6）的任一所述的比較器，其中所述第一放大器包括在所述差分對晶體管的負(fù)載側(cè)的一對晶體管以及用于初始化的開關(guān)，連接在所述差分對晶體管的柵極和漏極之間，并且配置為確定開始行操作處的操作點，所述負(fù)載側(cè)的一對晶體管之一連接到所述第一輸出節(jié)點，并且所述差分對晶體管之一的輸出部分連接到所述第一輸出節(jié)點。（8）一種模擬到數(shù)字轉(zhuǎn)換器，包括：比較器配置為比較基準(zhǔn)電壓與輸入信號用于確定，所述基準(zhǔn)電壓的信號電位隨著斜率改變，并且輸出確定的信號；以及計數(shù)器，配置為計數(shù)所述比較器的比較時間以獲得數(shù)字信號，所述比較器包括第一放大器，具有差分對晶體管，并且配置為從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號，用作比較部分的所述差分對晶體管配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢；以及電位保持部分，配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。（9）如（8）所述的模擬到數(shù)字轉(zhuǎn)換器，還包括：第二放大器，配置為增益從所述第一放大器的所述第一輸出節(jié)點輸出的信號，并且反轉(zhuǎn)并且輸出來自第二輸出節(jié)點的信號，其中所述電位保持部分包括箝位電路，配置為執(zhí)行箝位處理，以便在所述第二放大器的所述第二輸出節(jié)點變得高于或低于所述第一放大器的所述第一輸出節(jié)點恒定電壓時，不改變所述第一輸出節(jié)點和所述第二輸出節(jié)點的電勢。（10）如（9）所述的模擬到數(shù)字轉(zhuǎn)換器，其中所述箝位電路以這樣的方式執(zhí)行箝位處理以便不改變所述第一輸出節(jié)點和所述第二輸出節(jié)點的電勢，使得在檢測到所述第二放大器的所述第二輸出節(jié)點已經(jīng)變得高于或低于所述第一放大器的所述第一輸出節(jié)點恒定電壓之后，所述箝位電路接通電流源，以便從電源或基準(zhǔn)電勢源饋送電流到所述第一輸出節(jié)點，或者從所述第一輸出節(jié)點饋出電流。（11）如（9）或（10）所述的模擬到數(shù)字轉(zhuǎn)換器，其中所述箝位電路包括連接在所述第一輸出節(jié)點和電源或基準(zhǔn)電勢源之間的晶體管，根據(jù)所述晶體管的控制端子的電壓，控制所述晶體管的導(dǎo)通狀態(tài)，并且所述晶體管的控制端子連接到所述第二輸出節(jié)點。（12）如（8）到（11）的任一所述的模擬到數(shù)字轉(zhuǎn)換器，其中所述第二放大器包括連接在所述第二輸出節(jié)點和電源或基準(zhǔn)電勢源之間的用于放大的晶體管，連接在所述第二輸出節(jié)點和基準(zhǔn)電勢源或電源之間的用于電流源的晶體管，以及第二電位保持部分，配置為保持所述第二放大器的所述第二輸出節(jié)點的電位，使得所述第二放大器的用于電流源的晶體管不落入不滿足飽和操作條件的電位。（13）如（12）所述的模擬到數(shù)字轉(zhuǎn)換器，其中所述第二電位保持部分包括箝位電路，配置為執(zhí)行箝位處理，以便當(dāng)連接到所述第二放大器的所述第二輸出節(jié)點的邏輯門的第三輸出節(jié)點已經(jīng)變得高于或低于所述第二放大器的所述第二輸出節(jié)點恒定電壓時，不改變所述第三輸出節(jié)點的電勢和所述第二輸出節(jié)點的電勢。（14）如（8）到（13）的任一所述的模擬到數(shù)字轉(zhuǎn)換器，其中所述第一放大器包括在所述差分對晶體管的負(fù)載側(cè)的一對晶體管，以及用于初始化的開關(guān)，連接在所述差分對晶體管的柵極和漏極之間，并且配置為確定開始行操作處的操作點，所述負(fù)載側(cè)的一對晶體管之一連接到所述第一輸出節(jié)點，并且所述差分對晶體管之一的輸出部分連接到所述第一輸出節(jié)點。（15）一種固態(tài)成像器件，包括：具有以矩陣形式排列的多個像素的像素陣列部分，所述像素配置為執(zhí)行光電轉(zhuǎn)換；以及像素信號讀取部分，配置為從所述像素陣列部分以多個像素為單位讀取像素信號，所述像素信號讀取部分包括模擬到數(shù)字轉(zhuǎn)換器，配置為將模擬讀取信號轉(zhuǎn)換為數(shù)字信號，所述模擬到數(shù)字轉(zhuǎn)換器包括比較器，配置為比較基準(zhǔn)電壓與輸入信號用于確定，所述基準(zhǔn)電壓的信號電位隨著斜率改變，并且輸出確定的信號，以及計數(shù)器，配置為計數(shù)所述比較器的比較時間以獲得數(shù)字信號，所述比較器包括第一放大器，具有差分對晶體管，并且配置從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號，用作比較部分的所述差分對晶體管配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢；以及電位保持部分，配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。（16）一種相機(jī)系統(tǒng)，包括：固態(tài)成像器件；以及光學(xué)系統(tǒng)，配置為在所述固態(tài)成像器件上形成被攝體圖像，所述固態(tài)成像器件包括具有以矩陣形式排列的多個像素的像素陣列部分，所述像素配置為執(zhí)行光電轉(zhuǎn)換，以及像素信號讀取部分，配置為從所述像素陣列部分以多個像素為單位讀取像素信號，所述像素信號讀取部分包括模擬到數(shù)字轉(zhuǎn)換器，配置為將模擬讀取信號轉(zhuǎn)換為數(shù)字信號，所述模擬到數(shù)字轉(zhuǎn)換器包括比較器，配置為比較基準(zhǔn)電壓與輸入信號用于確定，所述基準(zhǔn)電壓的信號電位隨著斜率改變，并且輸出確定的信號，以及計數(shù)器，配置為計數(shù)所述比較器的比較時間以獲得數(shù)字信號，所述比較器包括第一放大器，具有差分對晶體管，并且配置為從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號，用作比較部分的所述差分對晶體管配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢；以及電位保持部分，配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。（17）一種電子裝置，包括：至少用于在信號處理系統(tǒng)中使用的比較器，所述比較器，包括第一放大器，包括差分對晶體管，并且配置為從第一輸出節(jié)點輸出對應(yīng)于比較結(jié)果的電位的信號，用作比較部分的所述差分對晶體管配置為在所述差分對晶體管的一個的柵極接收基準(zhǔn)電壓，所述基準(zhǔn)電壓的信號電位隨著斜率改變，在所述差分對晶體管的另一個的柵極接收輸入信號，并且比較所述基準(zhǔn)電壓和所述輸入信號的電勢；以及電位保持部分，配置為保持所述第一放大器的所述第一輸出節(jié)點的電位，使得具有其輸出部分連接到所述第一放大器的所述差分對晶體管中的所述第一輸出節(jié)點的另一個晶體管不落入不滿足飽和操作條件的電位。本公開包含涉及于2012年2月16日在日本專利局提交的日本優(yōu)先權(quán)專利申請JP2012-032032中公開的主題，在此通過引用并入其整個內(nèi)容。本領(lǐng)域的技術(shù)人員應(yīng)該理解，取決于設(shè)計要求和其他因素，可以出現(xiàn)各種修改、組合、子組合和替換，只要它們在所附權(quán)利要求或其等價物的范圍內(nèi)。