本發(fā)明涉及固態(tài)成像器件和電子系統(tǒng)。具體地，本發(fā)明涉及在不使圖像質(zhì)量惡化的條件下能夠擴大動態(tài)范圍的固態(tài)成像器件及電子系統(tǒng)。

背景技術(shù)：
為了使用在相同存儲時段內(nèi)的信號電荷獲得具有不同的動態(tài)范圍的圖像信號，人們已經(jīng)提出與在像素部中具有兩個FD電容的圖像傳感器相關(guān)的技術(shù)（例如，日本待審查專利申請公開號No.2000-165754或日本專利號No.4502278）。在這樣的圖像傳感器中，由各個FD電容將存儲在PD中的電子轉(zhuǎn)換為要被讀取的電壓。例如，在日本專利號為No.4502278的技術(shù)中，將調(diào)制的預飽和電荷信號（S1'）+調(diào)制的過飽和電荷信號（S2'）+CFD+CS噪聲（N2），以及CFD+CS噪聲（N2）輸入到差分放大器DC。計算這兩者之間的差值來抵消CFD+CS噪聲（N2）。而且，通過放大器AP使用CFD和CS的電容比進行恢復來進行調(diào)整，以與預飽和電荷信號（S1）具有相同的增益，從而獲得預飽和電荷信號和過飽和電荷信號之總和（S1+S2）。在將信號S1'+S2'+N2和信號N2輸入差分放大器DC2之前，可以由必要時設(shè)置的A/D轉(zhuǎn)換器ADC將信號S1'+S2'+N2和信號N2數(shù)字化。或者，可以在不設(shè)置ADC的條件下直接將模擬信號輸入到差分放大器DC。使用這樣的技術(shù)，可以擴大圖像傳感器的動態(tài)范圍。順便而言，在具有兩個FD電容的圖像傳感器中生成像素信號的情況下，使用兩個FD電容的比值（電容比）來進行計算是必要的。于是，如果沒有使用正確的電容比，噪聲可能出現(xiàn)在像素信號上。然而，在半導體芯片的制造工藝中，制造條件會出現(xiàn)波動，因而器件的電氣特性會出現(xiàn)偏差。在這樣的情況下，即使使用在設(shè)計時的電容比，也很難說電容比是正確的。于是，例如線性度的惡化等問題容易出現(xiàn)在通過使用不正確的電容比而計算生成的像素信號中。此外，在半導體芯片的制造工藝中，在FD電容隨著在晶圓表面上的位置而變化等等的情況下，例如，出現(xiàn)由線性度的平穩(wěn)惡化造成的諸如陰影等固定圖形噪聲。

技術(shù)實現(xiàn)要素：
本發(fā)明就是針對這些情況公開的，且期望在不使圖像質(zhì)量惡化的條件下擴大動態(tài)范圍。根據(jù)本發(fā)明的實施例，提供了一種固態(tài)成像器件，其包括：像素陣列，其包括以矩陣方式布置的多個像素，所述像素包括電荷保持部，所述電荷保持部用于保持從光電轉(zhuǎn)換部傳輸?shù)男盘栯姾?，且所述電荷保持部包括具有第一電容值的電容器部和用于將所述第一電容值增加到第二電容值的附加電容器部；以及測試電壓用電源，所述測試電壓用電源用于向?qū)τ伤鲭姾杀３植克３值碾姾蛇M行復位的復位晶體管的一部分施加具有不同于所述復位晶體管的驅(qū)動電壓的電壓的測試電壓。在根據(jù)上述實施例所述的固態(tài)成像器件中，在所述像素陣列中的所述多個像素的每一個中，在讀取與由所述光電轉(zhuǎn)換部接收的光相對應的像素信號之前，導通所述復位晶體管以使得所述電荷保持部保持與所述測試電壓相對應的電荷。在根據(jù)上述實施例所述的固態(tài)成像器件中，在所述像素陣列中的一個預定行中的像素中，在讀取與由所述光電轉(zhuǎn)換部接收的光相對應的像素信號之前，導通所述復位晶體管以使得所述電荷保持部保持與所述測試電壓相對應的電荷。在根據(jù)上述實施例所述的固態(tài)成像器件中，遮擋在所述像素陣列中的所述一個預定行中的所述像素的光接收部，且在讀取與由所述光電轉(zhuǎn)換部接收的光相對應的像素信號之前，將所述復位晶體管和用于將信號電荷從所述光電轉(zhuǎn)換部傳輸?shù)剿鲭姾杀３植康膫鬏斁w管一起導通，以使得所述光電轉(zhuǎn)換部保持與所述測試電壓相對應的電荷。根據(jù)上述實施例所述的固態(tài)成像器件還包括計算部，所述計算部用于基于高增益信號和低增益信號計算作為所述第一電容值與所述第二電容值的比值的電容比，所述高增益信號是基于當所述電荷保持部的容量設(shè)置為所述第一電容值時與存儲在所述電荷保持部中的電荷相對應的信號電壓而生成的，所述低增益信號是基于當所述電荷保持部的容量設(shè)置為所述第二電容值時的信號電壓而生成的。在根據(jù)上述實施例所述的固態(tài)成像器件中，所述高增益信號和所述低增益信號中的每一個是通過相關(guān)雙采樣處理已經(jīng)去除噪聲的信號。根據(jù)上述實施例所述的固態(tài)成像器件還包括用于存儲所述電容比的存儲器。根據(jù)本發(fā)明的另外一個實施例，提供了一種電子系統(tǒng)，所述電子系統(tǒng)包括如上述實施例中的任一個所述的固態(tài)成像器件。在根據(jù)本發(fā)明的實施例所述的固態(tài)成像器件中，所述固態(tài)成像器件包括：像素陣列，其包括以矩陣方式布置的多個像素，所述像素包括電荷保持部，所述電荷保持部用于保持從光電轉(zhuǎn)換部傳輸?shù)男盘栯姾?，且所述電荷保持部包括具有第一電容值的電容器部和用于將所述第一電容值增加到第二電容值的附加電容器部；以及測試電壓用電源，所述測試電壓用電源用于向?qū)τ伤鲭姾杀３植克３值碾姾蛇M行復位的復位晶體管的一部分施加具有不同于所述復位晶體管的驅(qū)動電壓的電壓的測試電壓。通過本發(fā)明，可以在不使圖像質(zhì)量惡化的條件下擴大動態(tài)范圍。附圖說明圖1是圖示了具有兩個FD電容的圖像傳感器的像素部的配置的簡化電路圖；圖2圖示了當TFD截止時圖1的等效電路；圖3圖示了當TFD導通時圖1的等效電路；圖4是高增益信號P2和低增益信號P1的說明圖；圖5是合成信號P1'的說明圖；圖6是當電容CFD和電容（CFD+CS）出現(xiàn)偏差時合成信號P1'的說明圖；圖7是當電容CFD和電容（CFD+CS）出現(xiàn)偏差時合成信號P1'的說明圖；圖8是圖示了應用本發(fā)明的圖像傳感器的像素部的配置的電路原理圖；圖9圖示了設(shè)置在邏輯部中的信號校正電路的配置示例；圖10A、10B和10C是圖示了在應用本發(fā)明的圖像傳感器中的列ADC電路的原理配置的方框圖；圖11是用于說明在圖10A、10B和10C中所示的列ADC電路中的一般CDS處理的時序圖；圖12是圖示了在應用本發(fā)明的圖像傳感器中各電壓脈沖形式的時序圖；圖13是在圖12中的在測試電荷注入時段內(nèi)和在D相第一時段、D相第二時段內(nèi)的詳細時序圖；圖14是在圖12中的在P相第一時段、P相第二時段、D相第一時段和D相第二時段內(nèi)的詳細時序圖；圖15是將測試電荷注入在應用本發(fā)明的圖像傳感器中的每一行的每個像素的情況的時序圖；圖16是將測試電荷注入在應用本發(fā)明的圖像傳感器中的只是代表行的情況的時序圖；圖17是在圖16中的在測試電荷注入時段內(nèi)和在P相第一時段、P相第二時段、D相第一時段和D相第二時段內(nèi)的詳細時序圖；圖18是原理性地圖示了應用本發(fā)明的固態(tài)成像器件的系統(tǒng)配置圖；和圖19是圖示了作為應用本發(fā)明的電子系統(tǒng)的成像裝置的配置示例的方框圖。具體實施方式在下面，將參照附圖對本發(fā)明的實施例給予說明。首先，對相關(guān)技術(shù)的問題給予說明。圖1是圖示了具有兩個FD電容的圖像傳感器的像素部的配置的簡化電路圖。在這個示例的像素部中，通過傳輸晶體管（TRG）將存儲在光電二極管（PD）中的電荷傳輸?shù)礁訑U散部（FD）。此外，在讀取存儲在FD中的電荷之后，復位晶體管（RST）導通以使得電源的電壓供給到FD，且FD的電勢復位。通過放大晶體管（AMP）將存儲在FD中的電荷讀取為后面所述的信號電壓。在這一方面，通過導通選擇晶體管（未在圖1中圖示）來讀取信號電壓。此外，像素部設(shè)置有具有相對小的電容的電容器CFD和具有相對大的電容的電容器CS，CFD和CS變成FD電容的電容器。如上所述，從PD傳輸?shù)碾姾杀粋鬏數(shù)紽D，且存儲在那里。此時，F(xiàn)D開關(guān)晶體管（TFD）導通或截止以使得FD的容量改變。當TFD截止時，在圖1中所示的電路變成與在圖2中的電路等效。且從PD傳輸?shù)碾姾纱鎯υ诰哂须娙軨FD的FD中。另一方面，當TFD導通時，在圖1中所示的電路變成與在圖3中的電路等效，且從PD傳輸?shù)碾姾纱鎯υ诰哂须娙荩–FD+CS）的FD中。在圖像傳感器中，根據(jù)與存儲在FD中的電荷相對應的信號電壓，生成從感興趣的像素部中輸出的像素信號。如果將FD的電容表示為C，那么從FD中讀取的信號電壓V表示為V=Q/C，因而與從圖2的電路中的FD中讀取的信號電壓相對應的信號（被稱為高增益信號）變成P2=Q/CFD。另一方面，與從圖3的電路中的FD中讀取的信號電壓相對應的信號（被稱為低增益信號）變成P1=Q/（CFD+CS）。圖4是高增益信號P2和低增益信號P1的說明圖。在圖4中的橫軸表示在PD處接收到的光量，且縱軸表示信號電平。當光量足夠大時，圖像傳感器使用低增益信號P1生成像素信號。當光量足夠小時，圖像傳感器使用高增益信號P2生成像素信號。以這樣的方式，可以擴大像素信號的動態(tài)范圍。另一方面，當很難說光量是足夠大時，圖像傳感器使用低增益信號P1和高增益信號P2的合成信號生成像素信號。例如，如果在PD處接收到的光量在光量la和光量lb之間，那么使用通過混合低增益信號P1和高增益信號P2而生成的信號（被稱為合成信號）P1'來生成像素信號。可以通過使用電容CFD與電容（CFD+CS）的比值（電容比）來計算得出合成信號P1'，如下所示：P1'=P1×CFD/（CFD+CS）即，如在圖5中所示，通過低增益信號P1乘以電容比α（=CFD/（CFD+CS））來生成合成信號P1'。圖5是合成信號P1'的說明圖。在圖5中的橫軸表示在PD處接收到的光量，且縱軸表示信號電平。在圖5中，將合成信號P1'圖示為與高增益信號P2具有相同斜率的線。合成信號P1'可以如此使用，即在PD處接收到的光量在光量la和光量lb之間的情況下，可以生成與在光量足夠小的情況（高增益信號P2的情況）下具有相同動態(tài)范圍的像素信號。然而，電容CFD和電容（CFD+CS）的實際值對每個像素部而言有時候是不同的。在半導體芯片的制造工藝中，制造條件會出現(xiàn)波動，因而器件的電氣特性會出現(xiàn)偏差。以這樣的方式，如果電容CFD和電容（CFD+CS）出現(xiàn)偏差，那么在設(shè)計時獲得的電容比和實際的電容比有時候變得彼此不同。圖6和圖7是當電容CFD和電容（CFD+CS）出現(xiàn)偏差時合成信號P1'的說明圖。在圖6和圖7中的橫軸表示在PD處接收到的光量，且縱軸表示信號電平。如在圖6中所示，合成信號P1'起初變成與高增益信號P2具有相同斜率的線（在圖6中的虛線）。然而，如果在設(shè)計時獲得的電容比不同于實際的電容比，那么合成信號P1'的斜率變得與高增益信號P2的斜率不同。于是，如在圖7中所示，高增益信號P2和合成信號P1'之間失去線性相關(guān)度（linearity），因而當在PD處接收到的光量在光量la和光量lb之間時，像素信號的信號電平變得不正確。例如，在半導體芯片的制造工藝中，當按照在晶圓表面上的位置等等，電容CFD和電容（CFD+CS）出現(xiàn)偏差等等時，就例如會出現(xiàn)由線性度的平穩(wěn)惡化造成的諸如陰影等固定模式噪聲。因此，在本發(fā)明中，即使FD的容量出現(xiàn)偏差，也使像素信號的線性度不被失去。圖8是圖示了應用了本發(fā)明的圖像傳感器的像素部的配置的電路原理圖。在圖8的示例中，圖示了三行兩列（共6個）的像素部。在每個像素部中，以與圖1相同的方式，通過傳輸晶體管TRG將存儲在光電二極管（PD）中的電荷傳輸?shù)礁訑U散部（FD）。此外，在讀取存儲在FD中的電荷之后，復位晶體管（RST）導通，因而電壓Vdd供給到FD來使FD的電勢復位。通過放大晶體管（AMP）將存儲在FD中的電荷讀取為后面所述的信號電壓。在這一方面，通過導通選擇晶體管（未在圖8中圖示）來讀取信號電壓。此外，盡管在圖8中省略了圖示，以與參照圖1所述情況相同的方式，每個像素部包括作為FD電容的電容器，且設(shè)置有具有相對小的電容的電容器CFD和具有相對大的電容的電容器CS。如上所述，從PD傳輸?shù)碾姾蓚鬏數(shù)紽D以被存儲。此時，F(xiàn)D開關(guān)晶體管（TFD）導通或截止以使得改變FD的電容。在圖8中的配置中，與圖1的情況不同，設(shè)置有向RST的漏極端子施加電壓Vtt的調(diào)節(jié)器21。電壓Vtt是不同于電壓Vdd（Vdd是用于控制像素部中的每個晶體管的驅(qū)動的電壓）的電壓，且是如后面所述的將測試電荷存儲在FD中的電壓。例如，在導通每個晶體管時的電壓（驅(qū)動電壓）Vdd大約是3V，且在截止每個晶體管時的電壓（驅(qū)動停止電壓）Vdd是大約-0.3V。另一方面，在將測試電荷存儲在FD中時的電壓Vtt（測試電壓）是在0V和0.3V之間的某處，且在不將測試電荷存儲在FD中時的電壓Vtt大約是3V。即，根據(jù)本發(fā)明的圖像傳感器包括調(diào)節(jié)器21，調(diào)節(jié)器21不同于像素電源的電源，所述像素電源用于向像素部中的每個晶體管提供驅(qū)動電壓Vdd。當以與地面電壓接近的電壓（例如，測試電壓）施加到RST的漏極端子時，非常少量的電荷（被稱為測試電荷）被存儲在FD中。例如，在PD接收強光的情況下，當存儲在PD中的電荷傳輸?shù)紽D時，電容CFD未能存儲電荷，且電荷溢出。因此，有必要將電荷存儲到電容（CFD+CS）中。測試電荷是在沒有從電容CFD中溢出時被存儲的非常少的電荷。從每個像素的FD中讀取的信號電壓被供給到圖像傳感器的邏輯部。圖9圖示了設(shè)置在邏輯部中的信號校正電路的配置示例。在圖9中，高增益信號P2和低增益信號P1各自輸入計算單元41。計算單元41將高增益信號P2和低增益信號P1直接輸出到選擇單元43，且計算高增益信號與低增益信號的比值（P1/P2），并且將通過比值（P1/P2）乘以低增益信號P1而生成的合成信號P1'輸出到選擇單元43。在這一方面，如上所述，P2=Q/CFD且P1=Q/（CFD+CS），因而比值（P1/P2）變得與電容比α相同。由計算單元41計算出的電容比α保持在緩存器42中。以這樣的方式，即使電容比α對每個像素都不同，也可以總是獲得合適的合成信號P1'。因此，可以在不失去線性度的條件下生成像素信號。選擇單元43選擇高增益信號P2、低增益信號P1或合成信號P1'中的任何一個，且將信號輸出到后級。例如，應用本發(fā)明的圖像傳感器在讀取像素信號之前使所有的像素的RST導通，以將測試電壓施加到RST的漏極端子，從而將測試電荷存儲在FD中。其后，選擇預定一行的像素以從FD中讀取信號電壓，且如上所述地計算和保持電容比α。且當傳輸和讀取由在感興趣的行中的像素的PD接收的電荷時，必要時讀取使用電容比α計算出的合成信號P1'。此外，選擇下一行中的像素，且從FD中讀取信號電壓。如上所述，計算和保持電容比α。當在感興趣的行中的像素的PD所接收的電荷被傳輸?shù)揭蛔x取的FD中時，必要時讀取使用電容比α計算出的合成信號P1'。以這樣的方式，讀取在每一行中的像素的像素信號。以這樣的方式，即使FD的電容出現(xiàn)偏差，像素信號的線性度也將不會失去。此外，在應用本發(fā)明的圖像傳感器中，進行相關(guān)雙采樣（CDS）處理，即從信號分量中除去復位分量，從而生成像素信號。在CDS處理中，交替設(shè)置P相時段（在P相時段內(nèi)從每個像素的FD中讀取復位分量）和D相時段（在D相時段內(nèi)讀取信號分量）。即，在列ADC電路中，從計數(shù)為D相時段的信號分量的值中移除計數(shù)為P相時段的復位分量的值。在這一方面，在P相時段和D相時段內(nèi)，例如，在隨著時鐘依次變化的參考信號電壓和從FD中讀取的信號電壓之間進行比較并且獲得大小關(guān)系，且計算時鐘數(shù)，直至大小關(guān)系反轉(zhuǎn)為止，從而生成數(shù)字信號值。即，在P相時段和D相時段中的任一個時段內(nèi)進行遞增計數(shù)，且在另一個時段內(nèi)進行遞減計數(shù)。因此，獲得表示信號分量與復位分量之間差值的數(shù)字信號值。如上所述，應用本發(fā)明的圖像傳感器的像素部具有兩個不同的FD電容，因而CDS處理進行兩次。即，CDS處理設(shè)置有P相第一時段、D相第一時段、P相第二時段和D相第二時段，在P相第一時段，當FD具有電容（CFD+CS）時讀取復位分量；在D相第一時段，當FD具有電容（CFD+CS）時讀取信號分量；在P相第二時段，當FD具有電容CFD時讀取復位分量；在D相第二時段，當FD具有電容CFD時讀取信號分量。圖10A、10B和10C是圖示了在應用本發(fā)明的圖像傳感器中的列ADC電路的原理配置的方框圖。首先，如在圖10A中所示，在P相第一時段（P相1）內(nèi)，向計數(shù)器53提供時鐘以使得計數(shù)器53遞減。接著，如在圖10B中所示，在P相第二時段（P相2）內(nèi)，向計數(shù)器52提供時鐘以使得計數(shù)器52遞減，且在D相第二時段（D相2）內(nèi)，向計數(shù)器52提供時鐘以使得計數(shù)器52遞增。從而，計數(shù)器52生成表示信號分量與復位分量之間差值的數(shù)字信號的值（CDS2）。CDS2值由鎖存器51保持。其后，如在圖10C中所示，在D相第一時段（D相1）內(nèi)，向計數(shù)器53提供時鐘以使得計數(shù)器53遞增。因此，計數(shù)器53生成表示信號分量與復位分量之間差值的數(shù)字信號的值（CDS1）。CDS1值由鎖存器51保持。圖11是用于說明在圖10中所示的列ADC電路中的一般CDS處理的時序圖。圖11中的最上行XHS表示水平同步信號。在形成水平同步信號的兩個脈沖時（即，在兩個水平傳輸時段內(nèi)），參照圖10A至圖10C執(zhí)行上述的處理。另一方面，在應用本發(fā)明的圖像傳感器的情況下，如上所述，例如，在讀取像素信號之前，將測試電壓施加到所有像素的RST，且將測試電荷存儲在FD中。其后，為每一行選擇像素，從FD中讀取信號電壓，并且計算電容比α以如上所述地保持電容比α。圖12是圖示了在應用本發(fā)明的圖像傳感器中各電壓脈沖的形式的時序圖。在圖12中，SATime是在調(diào)節(jié)器21施加測試電壓時形成的脈沖。此外，RSTn是施加到第n行像素的復位晶體管上的驅(qū)動電壓的脈沖，且RSTn+1是施加到第n+1行像素的復位晶體管上的驅(qū)動電壓的脈沖。此外，SELn是施加到在第n行中的選擇晶體管上的驅(qū)動電壓的脈沖，且SELn+1是施加到在第（n+1）行中的選擇晶體管上的驅(qū)動電壓的脈沖。如在圖12中所示，在測試電荷注入時段內(nèi)，調(diào)節(jié)器21施加測試電壓，且導通第n行像素的復位晶體管和第（n+1）行的復位晶體管。從而，將測試電荷存儲在第n行和第（n+1）行的像素的FD中。在這里，只圖示了與第n行和第（n+1）行相關(guān)的各電壓脈沖。然而，事實上，在測試電荷注入時段內(nèi)，調(diào)節(jié)器21施加測試電壓，且導通在所有行中的像素的復位晶體管，且將測試電荷存儲在所有行的像素的FD中。其后，在D相第一時段和D相第二時段內(nèi)，第n行像素的選擇晶體管導通。此時，要讀取的信號電壓不是與按照在PD處接收到的光量的電荷相對應的信號電壓，而是與測試電荷相對應的信號電壓。因此，輸出與測試電荷相對應的高增益信號P2和低增益信號P1。列ADC電路的計算單元41計算第n行的每個像素的電容比α，且將電容比α保持在緩存器42中。在這一方面，在這里，輸出的高增益信號P2和低增益信號P1不經(jīng)過CDS處理。且在P相第一時段、P相第二時段、D相第一時段和D相第二時段內(nèi)，在第n行像素中的每個像素的選擇晶體管是導通的。從而，與按照在第n行中的每個像素的PD處接收到的光量的電荷相對應的像素信號在已經(jīng)過CDS處理之后生成。此外，其后，在D相第一時段和D相第二時段內(nèi)，在第（n+1）行中的每個像素的選擇晶體管是導通的。因此，列ADC電路的計算單元41計算在第（n+1）行中的每個像素的電容比α，且將電容比α保持在緩存器42中。且在P相第一時段、P相第二時段、D相第一時段和D相第二時段內(nèi)，在第（n+1）行中的每個像素的選擇晶體管是導通的。因此，與按照在第（n+1）行中的每個像素的PD處接收到的光量的電荷相對應的像素信號在已經(jīng)過CDS處理之后生成。以這樣的方式，生成在每一行中的每個像素的像素信號。圖13是圖12中的測試電荷注入時段、D相第一時段和D相第二時段中的詳細時序圖。在圖13中，橫軸表示時間，且圖示了在四個水平傳輸時段（4H）內(nèi)的每個信號波形。圖13圖示了與存儲在FD中的電荷相對應的電壓變化（FD）、由列ADC電路生成的參考信號電壓的波形（DAC）和從放大晶體管中輸出的信號電壓的波形（VSL）。此外，圖13圖示了選擇晶體管的驅(qū)動電壓的波形（SEL）、復位晶體管的驅(qū)動電壓的波形（RST）、傳輸晶體管的驅(qū)動電壓的波形（TRG）和FD開關(guān)晶體管的驅(qū)動電壓的波形（TFD）。此外，在圖13中，圖示了保持在如上參照圖10所述的計數(shù)器53和計數(shù)器52中的各個值。在這一方面，在圖13...