技術(shù)特征：
1.一種數(shù)/模轉(zhuǎn)換器DAC，其包括：多個電阻器，其布置成具有多個列及多個行的陣列，且其中所述多個電阻器以跳躍K型式耦合在一起以形成電阻器串；第一組開關(guān)，其中來自所述第一組開關(guān)的每一開關(guān)耦合到所述電阻器串；及第二組開關(guān)，其中來自所述第二組開關(guān)的每一開關(guān)耦合到所述電阻器串，且其中所述第一及第二組開關(guān)各自布置成序列且彼此偏移一偏移值，且其中所述第一及第二組開關(guān)沿所述陣列的外圍布置，使得來自所述第一組開關(guān)的每一開關(guān)位于接近于與其在來自所述第二組開關(guān)的所述序列中的對應(yīng)開關(guān)相同的行或相同的列處且與所述行或所述列相關(guān)聯(lián)，且其中電阻器的數(shù)目為以下各項中的至少一者：列數(shù)目及行數(shù)目中的至少一者的整數(shù)倍；或所述偏移值的分數(shù)。2.根據(jù)權(quán)利要求1所述的DAC，其中第一及第二開關(guān)沿所述陣列的邊緣布置成多個交錯列。3.根據(jù)權(quán)利要求2所述的DAC，其中所述DAC進一步包括：第一緩沖器，其耦合到來自所述第一組開關(guān)的每一開關(guān)；及第二緩沖器，其耦合到來自所述第二組開關(guān)的每一開關(guān)。4.根據(jù)權(quán)利要求3所述的DAC，其中K為2，且所述偏移值為64。5.根據(jù)權(quán)利要求4所述的DAC，其中每一電阻器進一步包括硅鉻電阻器。6.根據(jù)權(quán)利要求5所述的DAC，其中來自第一及第二組晶體管中的每一者的至少一個開關(guān)為傳輸門。7.一種數(shù)/模轉(zhuǎn)換器DAC，其包括：第一輸出，其經(jīng)配置以產(chǎn)生在第一范圍內(nèi)的電壓；第二輸出，其經(jīng)配置以產(chǎn)生在第二范圍內(nèi)的電壓，其中所述第一與第二范圍彼此偏移一偏移電壓；多個電阻器行，其中每一電阻器行包含一組電阻器，且其中來自每一組電阻器的所述電阻器以跳躍K型式耦合在一起以形成電阻器串，且其中電阻器的數(shù)目為行數(shù)目的整數(shù)倍；及多個開關(guān)，其各自耦合到所述電阻器串，其中所述多個開關(guān)包含：第一開關(guān)，其耦合到來自所述多個電阻器行中的第一電阻器行的第一電阻器且經(jīng)配置以將在所述第一范圍內(nèi)的第一電壓提供到所述第一輸出；及第二開關(guān)，其耦合到來自所述多個電阻器行中的所述第一電阻器行的第二電阻器且經(jīng)配置以將在所述第二范圍內(nèi)的第二電壓提供到所述第二輸出，其中所述第一與第二電阻器彼此分離預(yù)定組的電阻器，其中所述預(yù)定組內(nèi)的電阻器的數(shù)目隨K、所述電阻器行數(shù)目及所述偏移電壓而變，且其中所述第一與第二電壓之間的差大致等于所述偏移電壓。8.根據(jù)權(quán)利要求7所述的DAC，其中所述多個開關(guān)進一步包括第一組開關(guān)及第二組開關(guān)，且其中所述第一組開關(guān)包含所述第一開關(guān)，且其中所述第二組開關(guān)包含所述第二開關(guān)。9.根據(jù)權(quán)利要求8所述的DAC，所述DAC進一步包括：第一緩沖器，其耦合于來自所述第一組開關(guān)的每一開關(guān)與所述第一輸出之間；及第二緩沖器，其耦合于來自所述第二組開關(guān)的每一開關(guān)與所述第二輸出之間。10.根據(jù)權(quán)利要求9所述的DAC，其中所述第一及第二組開關(guān)布置成序列，使得從所述第一及第二組的在所述序列中的對應(yīng)開關(guān)輸出的電壓之間的差大致等于所述偏移電壓。11.根據(jù)權(quán)利要求10所述的DAC，其中所述偏移電壓與偏移值相關(guān)聯(lián)。12.根據(jù)權(quán)利要求11所述的DAC，其中K為2且所述偏移值為64。13.根據(jù)權(quán)利要求12所述的DAC，其中所述行數(shù)目為32。14.一種數(shù)/模轉(zhuǎn)換器DAC，其包括：解碼器，其經(jīng)配置以接收數(shù)字信號；分辨率電路，其耦合到所述解碼器且經(jīng)配置以產(chǎn)生模擬信號，其中所述分辨率電路具有：第一輸出，其經(jīng)配置以產(chǎn)生在第一范圍內(nèi)的電壓；第二輸出，其經(jīng)配置以產(chǎn)生在第二范圍內(nèi)的電壓，其中所述第一與第二范圍彼此偏移一偏移電壓；多個電阻器行，其中每一電阻器行包含一組電阻器，且其中來自每一組電阻器的所述電阻器以跳躍K型式耦合在一起以形成電阻器串，且其中電阻器的數(shù)目為行數(shù)目的整數(shù)倍；及多個開關(guān)，其各自耦合到所述電阻器串且由來自所述解碼器的輸出信號控制，其中所述多個開關(guān)包含：第一開關(guān)，其耦合到來自所述多個電阻器行中的第一電阻器行的第一電阻器且經(jīng)配置以將在所述第一范圍內(nèi)的第一電壓提供到所述第一輸出；及第二開關(guān)，其耦合到來自所述多個電阻器行中的所述第一電阻器行的第二電阻器且經(jīng)配置以將在所述第二范圍內(nèi)的第二電壓提供到所述第二輸出，其中所述第一與第二電阻器彼此分離預(yù)定組的電阻器，其中所述預(yù)定組內(nèi)的電阻器的數(shù)目隨K、所述電阻器行數(shù)目及所述偏移電壓而變，且其中所述第一與第二電壓之間的差大致等于所述偏移電壓。15.根據(jù)權(quán)利要求14所述的DAC，其中所述多個開關(guān)進一步包括第一組開關(guān)及第二組開關(guān)，且其中所述第一組開關(guān)包含所述第一開關(guān)，且其中所述第二組開關(guān)包含所述第二開關(guān)。16.根據(jù)權(quán)利要求15所述的DAC，所述DAC進一步包括：第一緩沖器，其耦合于來自所述第一組開關(guān)的每一開關(guān)與所述第一輸出之間；及第二緩沖器，其耦合于來自所述第二組開關(guān)的每一開關(guān)與所述第二輸出之間。17.根據(jù)權(quán)利要求16所述的DAC，其中所述第一及第二組開關(guān)布置成序列，使得從所述第一及第二組的在所述序列中的對應(yīng)開關(guān)輸出的電壓之間的差大致等于所述偏移電壓。18.根據(jù)權(quán)利要求17所述的DAC，其中所述偏移電壓與偏移值相關(guān)聯(lián)。19.根據(jù)權(quán)利要求18所述的DAC，其中K為2且所述偏移值為64。20.根據(jù)權(quán)利要求19所述的DAC，其中所述行數(shù)目為32。