本發(fā)明一般來(lái)說(shuō)涉及數(shù)/模轉(zhuǎn)換器(DAC)，且更特定來(lái)說(shuō)涉及具有共享電阻器串的DAC。

背景技術(shù)：
DAC為用于各種應(yīng)用中的常見(jiàn)電路。通常，DAC包括輸出基于數(shù)字信號(hào)的模擬信號(hào)的切換式分壓器。舉例來(lái)說(shuō)，分壓器可為電阻器串或電阻器梯(通常稱為R-2R電阻器梯)，且可通過(guò)增加從DAC輸出的電壓電平的數(shù)目而增加分辨率。但在增加的分辨率的情況下，存在面積或大小的增加，因此具有帶高分辨率及小面積的DAC為高度合意的。第6,937，178號(hào)、第7,259,706號(hào)、第7,414,561號(hào)及第7,532，140號(hào)美國(guó)專利中描述一些常規(guī)DAC。

技術(shù)實(shí)現(xiàn)要素：
實(shí)例性實(shí)施例提供一種設(shè)備。所述設(shè)備包括：多個(gè)電阻器，其布置成具有多個(gè)列及多個(gè)行的陣列，且其中所述多個(gè)電阻器以跳躍K型式耦合在一起以形成電阻器串；第一組開(kāi)關(guān)，其中來(lái)自所述第一組開(kāi)關(guān)的每一開(kāi)關(guān)耦合到所述電阻器串；及第二組開(kāi)關(guān)，其中來(lái)自所述第二組開(kāi)關(guān)的每一開(kāi)關(guān)耦合到所述電阻器串，且其中所述第一及第二組開(kāi)關(guān)各自布置成序列且彼此偏移一偏移值，且其中所述第一及第二組開(kāi)關(guān)沿所述陣列的外圍布置，使得來(lái)自所述第一組開(kāi)關(guān)的每一開(kāi)關(guān)位于接近于與其在來(lái)自所述第二組開(kāi)關(guān)的所述序列中的對(duì)應(yīng)開(kāi)關(guān)相同的行或相同的列處且與所述行或所述列相關(guān)聯(lián)，且其中電阻器的數(shù)目為以下各項(xiàng)中的至少一者：列數(shù)目及行數(shù)目中的至少一者的整數(shù)倍；或所述偏移值的分?jǐn)?shù)。在實(shí)例性實(shí)施例中，第一及第二開(kāi)關(guān)沿所述陣列的邊緣布置成多個(gè)交錯(cuò)列。在實(shí)例性實(shí)施例中，所述設(shè)備進(jìn)一步包括：第一緩沖器，其耦合到來(lái)自所述第一組開(kāi)關(guān)的每一開(kāi)關(guān)；及第二緩沖器，其耦合到來(lái)自所述第二組開(kāi)關(guān)的每一開(kāi)關(guān)。在實(shí)例性實(shí)施例中，K為2，且所述偏移值為64。在實(shí)例性實(shí)施例中，每一電阻器進(jìn)一步包括硅鉻電阻器。在實(shí)例性實(shí)施例中，來(lái)自第一及第二組晶體管中的每一者的至少一個(gè)開(kāi)關(guān)為傳輸門。在實(shí)例性實(shí)施例中，提供一種設(shè)備。所述設(shè)備包括：第一輸出，其經(jīng)配置以產(chǎn)生在第一范圍內(nèi)的電壓；第二輸出，其經(jīng)配置以產(chǎn)生在第二范圍內(nèi)的電壓，其中所述第一與第二范圍彼此偏移一偏移電壓；多個(gè)電阻器行，其中每一電阻器行包含一組電阻器，且其中來(lái)自每一組電阻器的所述電阻器以跳躍K型式耦合在一起以形成電阻器串，且其中電阻器的數(shù)目為行數(shù)目的整數(shù)倍；多個(gè)開(kāi)關(guān)，其各自耦合到所述電阻器串，其中所述多個(gè)開(kāi)關(guān)包含：第一開(kāi)關(guān)，其耦合到來(lái)自所述多個(gè)電阻器行中的第一電阻器行的第一電阻器且經(jīng)配置以將在所述第一范圍內(nèi)的第一電壓提供到所述第一輸出；及第二開(kāi)關(guān)，其耦合到來(lái)自所述多個(gè)電阻器行中的所述第一電阻器行的第二電阻器且經(jīng)配置以將在所述第二范圍內(nèi)的第二電壓提供到所述第二輸出，其中所述第一與第二電阻器彼此分離預(yù)定組的電阻器，其中所述預(yù)定組內(nèi)的電阻器的數(shù)目隨K、所述電阻器行數(shù)目及所述偏移電壓而變，且其中所述第一與第二電壓之間的差大致等于所述偏移電壓。在實(shí)例性實(shí)施例中，所述多個(gè)開(kāi)關(guān)進(jìn)一步包括第一組開(kāi)關(guān)及第二組開(kāi)關(guān)，且其中所述第一組開(kāi)關(guān)包含所述第一開(kāi)關(guān)，且其中所述第二組開(kāi)關(guān)包含所述第二開(kāi)關(guān)。在實(shí)例性實(shí)施例中，所述設(shè)備進(jìn)一步包括：第一緩沖器，其耦合于來(lái)自所述第一組開(kāi)關(guān)的每一開(kāi)關(guān)與所述第一輸出之間；及第二緩沖器，其耦合于來(lái)自所述第二組開(kāi)關(guān)的每一開(kāi)關(guān)與所述第二輸出之間。在實(shí)例性實(shí)施例中，所述第一及第二組開(kāi)關(guān)布置成序列，使得從所述第一及第二組的在所述序列中的對(duì)應(yīng)開(kāi)關(guān)輸出的電壓之間的差大致等于所述偏移電壓。在實(shí)例性實(shí)施例中，所述偏移電壓與偏移值相關(guān)聯(lián)。在實(shí)例性實(shí)施例中，所述行數(shù)目為32。在實(shí)例性實(shí)施例中，提供數(shù)/模轉(zhuǎn)換器(DAC)。所述DAC包括：解碼器，其經(jīng)配置以接收數(shù)字信號(hào)；分辨率電路，其耦合到所述解碼器且經(jīng)配置以產(chǎn)生模擬信號(hào)，其中所述分辨率電路具有：第一輸出，其經(jīng)配置以產(chǎn)生在第一范圍內(nèi)的電壓；第二輸出，其經(jīng)配置以產(chǎn)生在第二范圍內(nèi)的電壓，其中所述第一與第二范圍彼此偏移一偏移電壓；多個(gè)電阻器行，其中每一電阻器行包含一組電阻器，且其中來(lái)自每一組電阻器的所述電阻器以跳躍K型式耦合在一起以形成電阻器串，且其中電阻器的數(shù)目為行數(shù)目的整數(shù)倍；多個(gè)開(kāi)關(guān)，其各自耦合到所述電阻器串且由來(lái)自所述解碼器的輸出信號(hào)控制，其中所述多個(gè)開(kāi)關(guān)包含：第一開(kāi)關(guān)，其耦合到來(lái)自所述多個(gè)電阻器行中的第一電阻器行的第一電阻器且經(jīng)配置以將在所述第一范圍內(nèi)的第一電壓提供到所述第一輸出；及第二開(kāi)關(guān)，其耦合到來(lái)自所述多個(gè)電阻器行中的所述第一電阻器行的第二電阻器且經(jīng)配置以將在所述第二范圍內(nèi)的第二電壓提供到所述第二輸出，其中所述第一與第二電阻器彼此分離預(yù)定組的電阻器，其中所述預(yù)定組內(nèi)的電阻器的數(shù)目隨K、所述電阻器行數(shù)目及所述偏移電壓而變，且其中所述第一與第二電壓之間的差大致等于所述偏移電壓。附圖說(shuō)明圖1是數(shù)/模轉(zhuǎn)換器(DAC)的實(shí)例的圖式。圖2及3是圖1的分辨率電路的實(shí)例的圖式；圖4是圖2及3的使用跳躍2型式的電阻器陣列的實(shí)例的圖式；圖5是圖4的具有32行及10列的電阻器陣列的實(shí)例的圖式；及圖6及7是圖5的電阻器陣列的行及切換電路的布置的實(shí)例的圖式。具體實(shí)施方式圖1及2圖解說(shuō)明數(shù)/模轉(zhuǎn)換器(DAC)100的實(shí)例性實(shí)施例。如所展示，DAC100一股包括解碼器101及分辨率電路103。解碼器101一股經(jīng)配置以接收數(shù)字輸入信號(hào)DIN且產(chǎn)生控制分辨率電路103內(nèi)的開(kāi)關(guān)以產(chǎn)生模擬輸出信號(hào)AOUT的控制信號(hào)。分辨率電路103一股包含電阻器串105，所述電阻器串包含在兩個(gè)電壓軌(即，VDD與接地)之間彼此串聯(lián)耦合在一起的電阻器R-1到R-(M+2N)。如所展示，此分辨率電路103能夠從緩沖器102及104(其可為差分的并跨越選定電阻器耦合且可為內(nèi)插緩沖器)產(chǎn)生兩個(gè)輸出信號(hào)OUT1及OUT2；更多輸出信號(hào)也可為可能的。這些輸出信號(hào)OUT1及OUT2(其可稱為A側(cè)及B側(cè))是從單獨(dú)組的開(kāi)關(guān)或開(kāi)關(guān)觸排SA-1到SA-(N+M)及SB-1到SB-(N+M)(其可為傳輸門或晶體管開(kāi)關(guān)(例如NMOS晶體管))產(chǎn)生的。在此配置中，在A側(cè)與B側(cè)之間存在導(dǎo)致A側(cè)及B側(cè)能夠輸出在不同范圍內(nèi)的電壓的偏移電壓。舉例來(lái)說(shuō)，假設(shè)來(lái)自軌VDD的供應(yīng)電壓為約5V，那么偏移電壓可為約1V，其中A側(cè)的電壓范圍為約0V到約4V，且B側(cè)的電壓范圍為約1V到約5V。此偏移電壓一股通過(guò)具有電阻器的數(shù)目的偏移值而實(shí)現(xiàn)。舉例來(lái)說(shuō)，使用上文所圖解說(shuō)明的A側(cè)及B側(cè)的電壓范圍及使用具有320個(gè)電阻器的電阻器串，電阻器的數(shù)目的偏移值可為64，其中A側(cè)將使用電阻器R-1到R-256且B側(cè)將使用電阻器R-65到R-320。另外，針對(duì)圖1及2中所展示的實(shí)例性配置，A側(cè)及B側(cè)各自使用相同數(shù)目個(gè)電阻器(即，N+M，其中M個(gè)電阻器重疊)，但還可能具有不同數(shù)目個(gè)電阻器以及其它“側(cè)”(例如C側(cè)、D側(cè)等等)。為了制作此DAC100，通常將電阻器串105布局為電阻器陣列106(其具有若干列及若干行)，如圖3中所展示。在此配置中，開(kāi)關(guān)觸排108-A及108-B鄰近于陣列106的邊緣且彼此交錯(cuò)。在陣列106的情況下，可由于制造陣列106中的工藝差異而存在陣列106的列及行的方向上的電阻梯度。如果根據(jù)列或行布局將電阻器串105線性地耦合在一起，那么這些電阻梯度可導(dǎo)致所述電阻器串中的不準(zhǔn)確性。為克服此問(wèn)題，以跳躍K型式(其中K為跳躍數(shù)目)將電阻器R-1到R-(N+M)耦合在一起。圖4中展示在列方向上跳躍2布線型式的實(shí)例。如此實(shí)例中所展示，陣列106包含列110-1到110-R及行112-1到112-L，且尋找行112-1與列110-1處的電阻器作為實(shí)例，其耦合到列110-1與行112-3處的電阻器，從而跳躍列110-1與行112-2處的電阻器。此跳躍繼續(xù)直到最后一行112-L，且接著其循環(huán)到最后一列110-R。此耦合以此螺旋型式繼續(xù)進(jìn)行直到到達(dá)“中部”，在所述點(diǎn)處螺旋型式反轉(zhuǎn)方向。圖5中可看到具有320個(gè)電阻器的電阻器串105的使用跳躍2型式的電阻器陣列106的實(shí)例，其中由箭頭標(biāo)示“中部”中的反轉(zhuǎn)?？膳c各種長(zhǎng)度的電阻器串105一起有利地采用其它跳躍K型式(例如跳躍4或跳躍8)。還可在行方向上應(yīng)用跳躍K型式，且還可沿陣列106的外圍放置虛擬電阻器以補(bǔ)償過(guò)蝕刻或其它工藝相關(guān)問(wèn)題。通過(guò)使用此跳躍K型式，可減小列110-1到110-R的方向及行112-1到112-L的方向上的電阻梯度的效應(yīng)，且可有利地布置開(kāi)關(guān)SA-1到SA-(N+M)及SB-1到SB-(N+M)以減小用于路由的面積的量。通過(guò)使電阻器串105中的電阻器的總數(shù)目為行(或在開(kāi)關(guān)SA-1到SA-(N+M)及SB-1到SB-(N+M)被布置為與列相關(guān)聯(lián)的情況下為列)的數(shù)目的整數(shù)倍或?yàn)槠浦档姆謹(jǐn)?shù)，相關(guān)聯(lián)開(kāi)關(guān)(例如開(kāi)關(guān)SA-1及SB-1)可在具有分離的情況下與同一行(或在開(kāi)關(guān)SA-1到SA-(N+M)及SB-1到SB-(N+M)被布置為與列相關(guān)聯(lián)的情況下為列)相關(guān)聯(lián)，其中分離的電阻器的數(shù)目隨行數(shù)目、跳躍數(shù)目K及偏移而變。耦合到同一電阻器的開(kāi)關(guān)(即，圖6的實(shí)例中所展示的開(kāi)關(guān)SA-97及SB-33)還可在陣列106的外圍處彼此耦合以進(jìn)一步減小路由溝道的大小。圖6及7圖解說(shuō)明圖5的與320個(gè)電阻器一起使用跳躍2型式的實(shí)例性陣列106的行112-1及112-2的開(kāi)關(guān)路由的實(shí)例性布置。在此實(shí)例中，陣列106具有10列及32行，其中電阻器的總數(shù)目(320)為行數(shù)目(32)的整數(shù)倍及偏移值(64)的分?jǐn)?shù)(1/2)。電阻器R-1、R-33、R-65、R-97、R-129、R-161、R-193、R-257及R-289存在于行112-1中，而電阻器R-32、R-64、R-96、R-128、R-160、R-192、R-224、R-256及R-320存在于行112-2中。在行112-1中，電阻器R-1及R-33用于A側(cè)(其針對(duì)此實(shí)例具有介于約0V與約4V之間的電壓范圍)。電阻器R-1為A側(cè)的第一電阻器(其與第一開(kāi)關(guān)SA-1相關(guān)聯(lián)且耦合到所述第一開(kāi)關(guān))，且電阻器R-65為B側(cè)的第一電阻器(其與開(kāi)關(guān)SB-1相關(guān)聯(lián)且耦合到所述開(kāi)關(guān))。如所展示，這些開(kāi)關(guān)SA-1及SB-1彼此接近(即，鄰近)且可(舉例來(lái)說(shuō))由同一選擇信號(hào)激活。由于電阻器R-65由A側(cè)及B側(cè)共享，因此相關(guān)聯(lián)A側(cè)開(kāi)關(guān)(即，開(kāi)關(guān)SA-65)接近于開(kāi)關(guān)SA-1。針對(duì)此實(shí)例，電阻器R-33將電阻器R-1與R-65分離，且此分離隨行數(shù)目(32)、跳躍數(shù)目K(2)及偏移值(64)而變。針對(duì)此實(shí)例中所展示的配置，NMOS晶體管開(kāi)關(guān)可用于介于從約0V到約2.5V的范圍內(nèi)的電壓，且傳輸門可用于介于從約2.5V到約5V的范圍內(nèi)的電壓以便進(jìn)一步減小面積。此型式可遍及針對(duì)行112-1及112-2所展示的實(shí)例。本發(fā)明所涉及領(lǐng)域的技術(shù)人員將了解，可對(duì)所描述的實(shí)例性實(shí)施方案做出修改且許多其它實(shí)施例可在所主張的發(fā)明的范圍內(nèi)。