專利名稱：自舉電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及應(yīng)用于移位寄存器電路和輸出緩沖器電路中的自舉電路。
背景技術(shù)：
移位寄存器電路廣泛地用作顯示器裝置和半導(dǎo)體存儲(chǔ)器裝置中的掃描電路或矩陣陣列驅(qū)動(dòng)電路。移位寄存器電路的輸出級(jí)通常使用推挽輸出電路。然而，如果僅通過利用相同導(dǎo)電類型的晶體管配置推挽輸出電路，那么不能充分保證推挽輸出電路的輸出電壓。例如，如果僅通過每ー個(gè)均被創(chuàng)建為η溝道型晶體管的晶體管來配置推挽輸出電路，則隨著推挽輸出電路的輸出電壓上升，提供在推挽輸出電路高電平端上的晶體管的柵極和源極區(qū)之間的電勢(shì)差Vgs下降。對(duì)于Vgs〈Vth(其中，參考符號(hào)Vth表不晶體管的閾值電壓)，晶體管處于截止?fàn)顟B(tài)。因此，推挽輸出電路僅產(chǎn)生(Vgs-Vth)范圍的輸出電壓。為了解決該問題，已經(jīng)提出了利用自舉操作的輸出電路。作為利用自舉操作的移位寄存器電路，用作本專利說明書中的專利文檔I的日本專利特許號(hào)He i I O-112645公開了具有圖25的電路圖中所示的典型配置的晶體管電路。如圖25的電路圖中所示，該典型配置每級(jí)基本采用了三個(gè)晶體管。在圖25的電路圖中所示的典型配置的情況下，在該配置的每級(jí)采用了典型η溝道型的三個(gè)晶體管Tr1, Tr2和Tr3。以下說明具有圖25的電路圖中所示的典型配置的移位寄存器電路。圖26A是示出在移位寄存器電路的第一級(jí)提供的自舉電路的典型配置的電路圖；而圖26B是示出與圖26A的電路圖中所示的自舉電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。通過關(guān)注圖26A的電路圖中所示的移位寄存器電路的第一級(jí)，讀者將注意到第一晶體管Tr1和第二晶體管Tr2共同構(gòu)成推挽輸出電路的事實(shí)。第一晶體管Tr1的源極和漏極區(qū)中的特定ー個(gè)與第二晶體管Tr2的源極和漏極區(qū)中的特定一個(gè)通過第一級(jí)提供的自舉電路的輸出部分OUT1相互連接。晶體管具有兩個(gè)區(qū)，即源極和漏極區(qū)，其在本專利說明書中分別稱為源極和漏極區(qū)中的特定一個(gè)以及源極和漏極區(qū)中的另外ー個(gè)。相似地，在本專利說明書中，具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)分別稱為時(shí)鐘信號(hào)的特定ー個(gè)以及時(shí)鐘信號(hào)的另外ー個(gè)。第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)連接至?xí)r鐘供給線，該時(shí)鐘供給線傳送具有如圖26B的時(shí)序示意圖中所示的相互不同相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定ー個(gè)。在圖26A的電路圖中所示的典型移位寄存器電路的第一級(jí)的情形下，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定ー個(gè)是時(shí)鐘信號(hào)CK115第二晶體管Tr2的源極和漏極區(qū)中的另外ー個(gè)連接至用于傳送通常被設(shè)置為OV低電平的第一電壓Vss的第一電壓供給線。第一晶體管Tr1的柵極和第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)通過節(jié)點(diǎn)部分P1相互連接。第ニ晶體管Tr2和第三晶體管Tr3的柵極均連接至傳送兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另ー個(gè)的時(shí)鐘供給線。由此，在圖26A的電路圖中所示的典型移位寄存器電路的第一級(jí)的情況下，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)是時(shí)鐘信號(hào)CK2。第三晶體管Tr3的源極和漏極區(qū)中的另外ー個(gè)連接至傳送輸入信號(hào)IN1的信號(hào)供給線。注意，在第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的特定ー個(gè)之間，在第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)之間，或者在第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的特定一個(gè)之間以及在第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)之間，可以在ー些情況下連接用作自舉電容器的電容器。在圖25或26A的電路圖中所示的典型移位寄存器電路的第ー級(jí)的情況下，用作自舉電容器的電容器Ca連接在第一晶體管Tr1的柵極與第一晶體管Tr1 的源極與漏極區(qū)的特定ー個(gè)之間。典型地，自舉電容器Ca由中間夾入絕緣層的兩個(gè)導(dǎo)電層構(gòu)成。作為替代，自舉電容器Ca也可以是所謂的MOS (金屬氧化物半導(dǎo)體)電容器。通過參考圖26B的時(shí)序不意圖中所不的時(shí)序圖，以下說明典型移位寄存器電路的第一級(jí)所執(zhí)行的操作。注意，具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2以及輸入信號(hào)IN1中的每ー個(gè)的高電平是被典型地設(shè)置為5V的第二電壓Vdd。另ー方面，這些信號(hào)的每ー個(gè)的低電平是如上所述的被典型地設(shè)置為OV的上述第一電壓vss。在以下描述中，參考符號(hào)Vthi表示第i個(gè)晶體管的閾值電壓。例如，參考符號(hào)Vth3表示第三個(gè)晶體管Tr3的閾值電壓。時(shí)間段T1在時(shí)間段T1中，將輸入信號(hào)IN1和第一時(shí)鐘信號(hào)CK1的姆ー個(gè)均設(shè)置為低電平,而將第二時(shí)鐘信號(hào)CK2設(shè)置為高電平。設(shè)置為低電平的輸入信號(hào)IN1經(jīng)由處于導(dǎo)通狀態(tài)的第三晶體管Tr3提供至第一晶體管Tr1的柵極。因此，也將出現(xiàn)在第一晶體管Tr1的柵極與節(jié)點(diǎn)部分P1的電勢(shì)設(shè)置為低電平，使得第一晶體管Tr1進(jìn)入截止?fàn)顟B(tài)。另ー方面，由于將第二時(shí)鐘信號(hào)CK2設(shè)置為高電平，因而第二晶體管Tr2進(jìn)入如第三晶體管Tr3 —樣的導(dǎo)通狀態(tài)。因此，通過進(jìn)入導(dǎo)通狀態(tài)的第二晶體管Tr2，輸出部分OUT1被下拉至作為處于低電平的電壓的第一電壓Vss。時(shí)間段T2在時(shí)間段T2中，將第一時(shí)鐘信號(hào)CK1設(shè)置為高電平，而將第二時(shí)鐘信號(hào)CK2設(shè)置為低電平。因?yàn)榈谌w管Tr3進(jìn)入截止?fàn)顟B(tài)，因此節(jié)點(diǎn)部分P1進(jìn)入保持在時(shí)間段T1期間已設(shè)置的電勢(shì)的浮空狀態(tài)。也就是說，節(jié)點(diǎn)部分P1進(jìn)入維持已被設(shè)置為低電平的電勢(shì)的浮空狀態(tài)。因此，第一晶體管Tr1保持截止?fàn)顟B(tài)。另ー方面，第二晶體管Tr2的狀態(tài)從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。結(jié)果，輸出部分OUT1進(jìn)入連接至容性負(fù)載(其未在圖26A的電路圖中示出)的浮空狀態(tài)。也就是說，輸出部分OUT1維持已經(jīng)在時(shí)間段T1期間設(shè)置為低電平的電勢(shì)。時(shí)間段T3在時(shí)間段T3中，將輸入信號(hào)IN1和第二時(shí)鐘信號(hào)CK2的姆ー個(gè)均設(shè)置為高電平,而將第一時(shí)鐘信號(hào)CK1設(shè)置為低電平。第三晶體管Tr3進(jìn)入導(dǎo)通狀態(tài)，使得將設(shè)置為高電平的輸入信號(hào)IN1提供給節(jié)點(diǎn)部分P”因此，出現(xiàn)在節(jié)點(diǎn)部分P1的電勢(shì)上升。隨著出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)達(dá)到電勢(shì)(Vdd-Vth3),第三晶體管Tr3進(jìn)入截止?fàn)顟B(tài)，使得節(jié)點(diǎn)部分P1進(jìn)入保持電勢(shì)(Vdd-Vth3)的浮空狀態(tài)。第一晶體管Tr1和第二晶體管Tr2中的每ー個(gè)均處于導(dǎo)通狀態(tài)。將設(shè)置為與第一電壓Vss相同的低電平的第一時(shí)鐘信號(hào)CK1提供給第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。第二晶體管Tr2的源極和漏極區(qū)中的另外ー個(gè)也連接至傳送第一電壓Vss的第一電壓供給線。因此，第一電壓Vss出現(xiàn)在輸出部分OUT1上，使得將輸出部分OUT1設(shè)置為低電平。時(shí)間段T4在時(shí)間段T4中，將第一時(shí)鐘信號(hào)CK1設(shè)置為高電平,而將輸入信號(hào)IN1和第二時(shí)鐘信號(hào)CK2中的每ー個(gè)均設(shè)置為低電平。由于將第二時(shí)鐘信號(hào)CK2設(shè)置為低電平，因此第二晶體管Tr2和第三晶體管Tr3中的每ー個(gè)均處于截止?fàn)顟B(tài)。節(jié)點(diǎn)部分P1進(jìn)入浮空狀態(tài)，而第一晶體管Tr1進(jìn)入導(dǎo)通狀態(tài)。因此，第一晶體管Tr1將輸出部分OUT1連接至用于傳送被設(shè)置為高電平的第一時(shí)鐘信號(hào)CK1的第一時(shí)鐘供給線，使得提高了出現(xiàn)在輸出部分OUT1上的電勢(shì)。同時(shí)，由于通過諸如第一晶體管Tr1的柵電容器之類的自舉電容器的自舉操作，出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)升高到至少等于第二電壓Vdd的電平。因此，將第二電壓Vdd作為輸出部分OUT1的高電平輸出?！r(shí)間段T5在時(shí)間段T5中,將輸入信號(hào)IN1和第一時(shí)鐘信號(hào)CK1中的姆ー個(gè)均設(shè)置為低電平，而將第二時(shí)鐘信號(hào)CK2設(shè)置為高電平。當(dāng)將第二時(shí)鐘信號(hào)CK2設(shè)置為高電平時(shí)，第二晶體管Tr2和第三晶體管Tr3的每ー個(gè)均進(jìn)入導(dǎo)通狀態(tài)。進(jìn)入導(dǎo)通狀態(tài)的第二晶體管Tr2將輸出部分OUT1連接至傳送第一電壓Vss的第一電壓供給線。因此，將輸出部分OUT1復(fù)位至低電平。另ー方面，進(jìn)入導(dǎo)通狀態(tài)的第三晶體管Tr3將節(jié)點(diǎn)部分P1連接至被設(shè)置為低電平的輸入信號(hào)IN115因此，也將節(jié)點(diǎn)部分P1M位至低電平。時(shí)間段T6在時(shí)間段T6中，將第一時(shí)鐘信號(hào)CK1設(shè)置為高電平,而將輸入信號(hào)IN1和第二時(shí)鐘信號(hào)CK2中的每ー個(gè)均設(shè)置為低電平。時(shí)間段T6中執(zhí)行的操作基本與時(shí)間段T2中執(zhí)行的操作相同。由于第三晶體管Tr3進(jìn)入截止?fàn)顟B(tài)，因此節(jié)點(diǎn)部分P1進(jìn)入保持被設(shè)置為低電平的電勢(shì)的浮空狀態(tài)。因此，第一晶體管Tr1維持截止?fàn)顟B(tài)。另ー方面，第二晶體管Tr2的狀態(tài)從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。結(jié)果，輸出部分OUT1維持被設(shè)置為低電平的電勢(shì)。

發(fā)明內(nèi)容
在上述自舉電路執(zhí)行的操作的說明中，沒有考慮通過諸如寄生電容器之類的電容器所生成的各種電平突變的影響。然而，實(shí)際上，由于通過諸如寄生電容器之類的電容器所生成的各種電平突變的影響，出現(xiàn)在諸如節(jié)點(diǎn)部分P1之類的浮空構(gòu)件上的電勢(shì)是變化的。另外，自舉電路的操作速度越快，脈沖上升和下降的速度越快，因而，通過諸如寄生電容器之類的電容器所生成的各種電平突變的影響越強(qiáng)。通過諸如寄生電容器之類的電容器所生成的各種電平突變的強(qiáng)烈影響導(dǎo)致自舉電路不正確地操作。為了解決上述問題，本發(fā)明的發(fā)明者已經(jīng)改良了在移位寄存器電路和輸出緩沖器電路中采用的、用作能夠降低通過諸如寄生電容器之類的電容器所生成的各種電平突變的影響量的自舉電路的自舉電路。
根據(jù)本發(fā)明的第一、第二、第三或第四模式所提供、用作能夠降低上述的影響量的自舉電路的自舉電路被配置為采用第一、第二和第三晶體管。在該自舉電路中(A-I)所述第一晶體管的源極和漏極區(qū)中的特定ー個(gè)與所述第二晶體管的源極和漏極區(qū)中的特定一個(gè)通過所述自舉電路的輸出部分相互連接；(A-2)所述第一晶體管的源極和漏極區(qū)中的另外ー個(gè)連接到傳送具有彼此不同相位的兩個(gè)時(shí)鐘信號(hào)中的特定ー個(gè)的時(shí)鐘供給線；(A-3)所述第一晶體管的柵極與所述第三晶體管的源極和漏極區(qū)中的特定ー個(gè)通過節(jié)點(diǎn)部分相互連接；(B-I)所述第二晶體管的所述源極和漏極區(qū)中的另外ー個(gè)連接至傳送第一預(yù)定電壓的第一電壓供給線； (C-I)所述第三晶體管的所述源極和漏極區(qū)中的另外ー個(gè)與傳送供給所述自舉電路的輸入信號(hào)的信號(hào)供給線相連接；(C-2)所述第三晶體管的柵極連接至傳送所述兩個(gè)時(shí)鐘信號(hào)中的另外ー個(gè)的時(shí)鐘供給線；以及當(dāng)所述第三晶體管進(jìn)入截止?fàn)顟B(tài)時(shí)，將所述第一晶體管的所述柵極與所述第三晶體管的所述源極和漏極區(qū)中的所述特定ー個(gè)彼此連接的所述節(jié)點(diǎn)部分進(jìn)入浮空狀態(tài)。在根據(jù)本發(fā)明的第一模式提供的、用作能夠降低上述的影響量的自舉電路的自舉電路中所述第二晶體管的柵極連接至傳送所述兩個(gè)時(shí)鐘信號(hào)中的所述另外ー個(gè)的所述時(shí)鐘供給線；以及在所述節(jié)點(diǎn)部分和所述第一電壓供給線之間提供電壓變化抑制電容器。由于在所述節(jié)點(diǎn)部分和所述第一電壓供給線之間提供電壓變化抑制電容器，因此可以抑制在第三晶體管進(jìn)入截止?fàn)顟B(tài)時(shí)出現(xiàn)在所述節(jié)點(diǎn)部分上的電勢(shì)的變化，以及由于兩個(gè)時(shí)鐘信號(hào)而出現(xiàn)在所述節(jié)點(diǎn)部分上的電勢(shì)變化。根據(jù)本發(fā)明的第一模式提供的自舉電路進(jìn)一歩配有具有與第一至第三晶體管相同的導(dǎo)電類型的第四晶體管。在該自舉電路中(D-I)所述第四晶體管的源極和漏極區(qū)中的特定一個(gè)連接至所述第一晶體管的所述柵扱；(D-2)所述第四晶體管的源極和漏極區(qū)中的另外ー個(gè)通過結(jié)點(diǎn)連接至所述第三晶體管的所述源極和漏極區(qū)中的所述特定ー個(gè)；(D-3)所述第四晶體管的柵極連接至傳送第二預(yù)定電壓的第二電壓供給線。在上述配置的情況下，可以在第一電壓供給線與將第四晶體管的源極和漏極中的所述另外一個(gè)連接至第三晶體管的源極和漏極區(qū)中的所述特定一個(gè)的結(jié)點(diǎn)之間提供電壓變化抑制電容器。在該配置中，第四晶體管將所述節(jié)點(diǎn)部分(當(dāng)?shù)谌w管進(jìn)入截止?fàn)顟B(tài)時(shí)，其進(jìn)入浮空狀態(tài))分為多個(gè)部分。通過將第二預(yù)定電壓設(shè)置為使得第四晶體管在自舉操作中進(jìn)入截止?fàn)顟B(tài)的電平，電壓變化抑制電容器在自舉操作中從所述節(jié)點(diǎn)部分?jǐn)嚅_。因此，該配置提供了如下的益處即使在第一電壓供給線和所述節(jié)點(diǎn)部分之間提供電壓變化抑制電容器，自舉增益也不會(huì)降低。在根據(jù)本發(fā)明的第二模式提供的、用作能夠降低上述影響量的自舉電路的自舉電路中第二晶體管的柵極與傳送具有彼此不同相位的兩個(gè)時(shí)鐘信號(hào)中的所述另外ー個(gè)的時(shí)鐘信號(hào)線相連接；以及在所述節(jié)點(diǎn)部分與第二晶體管的柵極之間提供電壓變化抑制電容器。在根據(jù)本發(fā)明的第二模式提供的自舉電路中，將自舉電路的配置中包含的電壓變化抑制電容器的電容設(shè)置為這樣的值該值使得具有彼此不同相位的兩個(gè)時(shí)鐘信號(hào)生成的、作為對(duì)于所述節(jié)點(diǎn)部分的電平突變的電平突變所導(dǎo)致的電勢(shì)變化彼此抵消。由此，可以抑制出現(xiàn)在所述節(jié)點(diǎn)部分上的電勢(shì)的變化。根據(jù)本發(fā)明的第三模式的自舉電路還配有具有與第一至第三晶體管相同的導(dǎo)電 類型的第四晶體管，以及配有反相電路。在該自舉電路中(E-I)所述第四晶體管的源極和漏極區(qū)中的特定一個(gè)通過結(jié)點(diǎn)連接至反相電路的輸入側(cè)，該反相電路的輸出側(cè)連接至所述第二晶體管的所述柵扱；(E-2)所述第四晶體管的所述源極和漏極區(qū)中的另外ー個(gè)連接至所述輸入供給線；以及(E-3)所述第四晶體管的柵極連接至傳送兩個(gè)時(shí)鐘信號(hào)中的所述另外ー個(gè)的所述時(shí)鐘供給線。在預(yù)先確定的操作中，反相電路的輸出維持第二晶體管的導(dǎo)通狀態(tài)，以便保持將第二晶體管的源極和漏極區(qū)中的另外ー個(gè)生成的電壓施加給輸出所述部分的狀態(tài)。因此可以抑制由于流入第一晶體管的泄漏電流所呈現(xiàn)的、作為出現(xiàn)在所述節(jié)點(diǎn)部分上的電勢(shì)的變化所導(dǎo)致的泄漏電流變化的變化而由所述輸出部分生成的電壓變化?？梢蕴峁┤缦碌目商鎿Q配置其中，電壓變化抑制電容器接在第一電壓供給線與將第四晶體管源極和漏極區(qū)中的特定一個(gè)連接至反相電路的輸入側(cè)的結(jié)點(diǎn)之間。由于該電壓變化抑制電容器用作用于抑制出現(xiàn)在該反相電路的輸入側(cè)上的電壓變化的電容器，因此可以使得反相電路執(zhí)行的操作更穩(wěn)定。也可以為根據(jù)本發(fā)明的第三模式提供的自舉電路提供如下的期望配置在所述配置中，在第一晶體管的源極和漏極區(qū)中的另外ー個(gè)與將第四晶體管源極和漏極區(qū)中的特定一個(gè)連接至反相電路的輸入側(cè)的結(jié)點(diǎn)之間提供特定電容器。在根據(jù)本發(fā)明的第四模式提供的、用作能夠降低上述影響量的自舉電路的自舉電路中第二晶體管的柵極連接至傳送具有彼此不同相位的兩個(gè)時(shí)鐘信號(hào)中的所述另外ー個(gè)的時(shí)鐘供給線；該自舉電路進(jìn)一步還配有至少ー個(gè)如下的電路部分所述電路部分的每ー個(gè)均采用具有與第一至第三晶體管相同的導(dǎo)電類型的第四晶體管和第五晶體管；在每個(gè)該電路部分中(F-I)所述第四晶體管的柵極通過結(jié)點(diǎn)連接至所述第五晶體管的源極和漏極區(qū)中的特定ー個(gè)；以及(F-2)所述第五晶體管的源極和漏極區(qū)中的另外ー個(gè)連接至傳送所述輸入信號(hào)的所述信號(hào)供給線；經(jīng)由串連在提供所述兩個(gè)時(shí)鐘信號(hào)中的所述特定一個(gè)的所述時(shí)鐘供給線與所述第一晶體管的所述源極和漏極區(qū)中的所述另外ー個(gè)的所述第四晶體管，具有彼此不同相位的所述兩個(gè)時(shí)鐘信號(hào)中的所述特定ー個(gè)被提供至所述第一晶體管的所述源極和漏極區(qū)中的所述另外ー個(gè)。根據(jù)本發(fā)明的第四模式提供的自舉電路可以配置為包括接在該自舉電路的輸出部分與將第四晶體管的柵極連接至第五晶體管的源極和漏極區(qū)中的所述特定一個(gè)的結(jié)點(diǎn)之間的自舉電容器。同樣，在每ー個(gè)均采用根據(jù)本發(fā)明的第四模式提供的、用作包括上述期望配置的自舉電路的自舉電路中的第四和第五晶體管的每個(gè)電路部分中，發(fā)生自舉操作。換句話說，根據(jù)本發(fā)明的第四模式提供的自舉電路包括如下的配置在該配置中，每ー個(gè)均用于執(zhí)行自舉操作的多個(gè)電路部分彼此并連。在上述配置中，可以抑制在第三晶體管進(jìn)入截止?fàn)顟B(tài)時(shí)出現(xiàn)在所述節(jié)點(diǎn)部分上的電勢(shì)的變化以及由于兩個(gè)時(shí)鐘信號(hào)而出現(xiàn)在所述節(jié)點(diǎn)部分上的電勢(shì)的變化。根據(jù)本發(fā)明第一、第二、第三和第四模式提供的每ー個(gè)自舉電路中均可以被配置為采用每ー個(gè)均構(gòu)建為η溝道型晶體管的晶體管或者每ー個(gè)都構(gòu)建為P溝道型晶體管的晶 體管。注意，在下面的描述中，在一些情況下將根據(jù)本發(fā)明第一、第二、第三和第四模式提供的每個(gè)自舉電路僅稱為本發(fā)明提供的自舉電路。每個(gè)晶體管均可以是TFT (薄膜晶體管)或構(gòu)建在半導(dǎo)體襯底上的晶體管。每個(gè)晶體管的結(jié)構(gòu)沒有具體地規(guī)定。在以下描述中，每個(gè)晶體管解釋為增強(qiáng)型晶體管。然而，每個(gè)晶體管決不限于增強(qiáng)型晶體管。例如，每個(gè)晶體管也可以是耗盡型晶體管。另外，每個(gè)晶體管可以是單柵極型或雙柵極型晶體管。例如，在用于構(gòu)建有源矩陣型液晶顯示器裝置的襯底上，構(gòu)建像素電極以及每ー個(gè)均連接至一個(gè)像素電極的驅(qū)動(dòng)晶體管。另外，在同一襯底上，也可以構(gòu)建利用自舉電路的電路(諸如掃描電路)。在這樣的配置中，很容易配置自舉電路來采用與驅(qū)動(dòng)晶體管相同導(dǎo)電類型的晶體管。由于每ー個(gè)均構(gòu)建在襯底上的、用作驅(qū)動(dòng)晶體管的晶體管與每ー個(gè)均構(gòu)建在該襯底上的、用作掃描電路的自舉電路晶體管的晶體管具有相同的導(dǎo)電類型，因此可以在同一エ藝中構(gòu)建這些晶體管。同樣，可以以與液晶顯示裝置相同的方式構(gòu)造包含有機(jī)電發(fā)光顯示裝置的其它顯示裝置。自舉電路中采用的每個(gè)電容器典型地由夾入絕緣層的兩個(gè)導(dǎo)電層構(gòu)成。作為替換方案，每個(gè)電容器也可以是所謂的MOS電容器。自舉電路中所采用的每個(gè)元件(用作包含晶體管，電容器，以及用為信號(hào)供給線、電壓供給線、時(shí)鐘供給線和與線相連接的組件的接線)均可以通過已知方法的使用、根據(jù)已知材料來構(gòu)建。除此以外，根據(jù)采用自舉電路的裝置的說明書，選擇對(duì)于這些元件(包含晶體管、電容器以及接線)的合適的配置以及用于構(gòu)建這些元件的合適的方法。根據(jù)本發(fā)明的第三模式提供的自舉電路中所采用的反相電路的配置沒有特別地規(guī)定。然而，基本上期望從每ー個(gè)均具有與構(gòu)成根據(jù)本發(fā)明的第三模式提供的自舉電路的其它晶體管相同的導(dǎo)電類型的晶體管來構(gòu)建反相電路。例如，在日本專利特許號(hào)2005-143068中公開了從具有一致的導(dǎo)電類型的晶體管構(gòu)建的反相電路。根據(jù)本發(fā)明的第三模式提供的自舉電路可以采用該文獻(xiàn)中公開的反相電路。另外，在日本專利申請(qǐng)?zhí)?008-26742和日本專利申請(qǐng)?zhí)?008-26743中提出了多種反相電路。同樣，根據(jù)本發(fā)明的第三模式提供的自舉電路可以采用這些文獻(xiàn)中公開的任意反相電路。每ー個(gè)根據(jù)本發(fā)明的實(shí)施例提供的每ー個(gè)自舉電路都能夠降低通過諸如寄生電容器之類的電容器所生成的各種電平突變的影響量。因此，諸如采用了每ー個(gè)均根據(jù)實(shí)施例而提供的自舉電路之ー的移位寄存器電路和輸出緩沖器電路之類的每一個(gè)應(yīng)用電路均能夠降低各種這樣的電平突變所導(dǎo)致的電路不正確操作的數(shù)量。


圖I是示出根據(jù)本發(fā)明第一實(shí)施例在每ー級(jí)提供的自舉電路構(gòu)成的掃描電路的典型配置的電路圖；圖2A是示出采用掃描電路和每ー個(gè)均用作發(fā)光器件的多個(gè)有機(jī)電致發(fā)光器件的有機(jī)EL (電致發(fā)光)顯示裝置的典型配置的概念方框圖；圖2B是通過關(guān)注于一個(gè)有機(jī)EL器件的電路模型來示出有機(jī)EL顯示裝置的典型配置的概念方框圖；圖3A是示出背景技術(shù)中包含寄生電容器的自舉電路的典型配置的電路圖；圖3B是示出與背景技術(shù)中包含寄生電容器的自舉電路所執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的ホ旲型的時(shí)序意圖；圖4A是示出采用電壓變化抑制電容器的自舉電路的典型配置的電路圖；圖4B是示出與采用電壓變化抑制電容器的自舉電路所執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的キ旲型的時(shí)序不意圖；圖5A是示出在供給特定級(jí)所提供的自舉電路的信號(hào)具有比供給該特定級(jí)之前一級(jí)提供的自舉電路的信號(hào)的相位超前的相位的情況下、與用作圖I的掃描電路的移位寄存器電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖；圖5B是示出在供給特定級(jí)所提供的自舉電路的信號(hào)具有比供給該特定級(jí)之前一級(jí)提供的自舉電路的信號(hào)的相位滯后的相位的情況下、與用作圖I的掃描電路的移位寄存器電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖；圖6A和圖6B是每ー個(gè)均示出提供在特定級(jí)的、用作經(jīng)由延遲元件將信號(hào)輸出至在該特定級(jí)的后ー級(jí)提供的另ー自舉電路的自舉電路的自舉電路的典型配置的多個(gè)電路圖；圖7A是示出第二實(shí)施例實(shí)現(xiàn)的、用作掃描電路的第一級(jí)的自舉電路的自舉電路的典型配置的電路圖；圖7B是示出與第二實(shí)施例實(shí)現(xiàn)的、用作掃描電路的第一級(jí)的自舉電路的、包括寄生電容器的自舉電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖；圖8A是示出第三實(shí)施例實(shí)現(xiàn)的、用作掃描電路的第一級(jí)的自舉電路的自舉電路的典型配置的電路圖；圖8B是示出與第三實(shí)施例實(shí)現(xiàn)的、用作掃描電路的第一級(jí)的自舉電路的自舉電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖；圖9是示出本發(fā)明第四實(shí)施例實(shí)現(xiàn)的、用作掃描電路的第一級(jí)的自舉電路的自舉電路的典型配置的電路圖；圖IOA是示出反相電路的典型配置的電路圖；圖IOB是示出與反相電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖；圖11是示出與圖9的電路圖中所示的自舉電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖、的豐旲型的時(shí)序不意圖；圖12A是示出反相的典型配置的電路圖；圖12B和12C是示出與圖12A的電路圖中所示的反相電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的ホ旲型的時(shí)序意圖；圖13是示出根據(jù)第五實(shí)施例實(shí)現(xiàn)的、用作掃描電路的第一級(jí)的自舉電路的自舉電路的典型配置的電路圖；圖14是示出根據(jù)第六實(shí)施例實(shí)現(xiàn)的、用作掃描電路的第一級(jí)的自舉電路的自舉電路的典型配置的電路圖；圖15是示出根據(jù)第七實(shí)施例實(shí)現(xiàn)的、用作掃描電路的第一級(jí)的自舉電路的自舉電路的典型配置的電路圖； 圖16是示出與根據(jù)如圖15的電路圖中所示的第七實(shí)施例實(shí)現(xiàn)的自舉電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖；圖17是示出通過將采用另ー第四晶體管和另ー第五晶體管的電路部分添加至已包含采用如圖15的電路圖中所示的第四晶體管和第五晶體管的電路部分的配置中而得到的配置的電路圖；圖18A是示出如下配置的電路圖，所述配置包含添加至根據(jù)圖15的電路圖中所示的第七實(shí)施例的自舉電路的、用作除了與根據(jù)圖4A的電路圖中所示的第一實(shí)施例提供的自舉電路中采用的電壓變化抑制電容器相對(duì)應(yīng)電壓變化抑制電容器之外的電容器的另外的電壓變化抑制電容器；圖18B是示出如下配置的電路圖，所述配置包含添加至根據(jù)圖15的電路圖中所示的第七實(shí)施例的自舉電路的、用作除了與根據(jù)圖8A的電路圖中所示的第一實(shí)施例提供的自舉電路中采用的電壓變化抑制電容器相對(duì)應(yīng)電壓變化抑制電容器之外的電容器的另外的電壓變化抑制電容器；圖19是示出通過適當(dāng)?shù)亟M合第一至第七實(shí)施例的配置的特征而得到的自舉電路的典型配置的電路圖；圖20A是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)第一實(shí)施例在如圖4A的電路圖中所示的掃描電路的第一級(jí)提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖20B是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖7A的電路圖中所示的第二實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖20C是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖8A的電路圖中所示的第三實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖21A是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖9的電路圖中所示的第四實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖21B是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖13的電路圖中所示的第五實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖21C是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖14的電路圖中所示的第六實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖22A是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖15的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖22B是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、同樣用作與根據(jù)如圖17的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖23A是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖18A的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖23B是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、同樣用作與根據(jù)如圖18B的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖24是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖19的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖；圖25是示出為自舉電路配備的每級(jí)基本上均采用三個(gè)晶體管的移位寄存器電路的典型配置的電路圖；圖26A是示出在移位寄存器電路的第一級(jí)提供的自舉電路的典型配置的電路圖；以及圖26B是示出與圖26A的電路圖中所示的自舉電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。
具體實(shí)施例方式參考附圖，本發(fā)明的優(yōu)選實(shí)施例說明如下。第一實(shí)施例本發(fā)明的第一實(shí)施例實(shí)現(xiàn)了根據(jù)本發(fā)明第一模式提供的自舉電路。圖I是示出根據(jù)本發(fā)明第一實(shí)施例在每ー級(jí)提供的自舉電路構(gòu)成的掃描電路101的典型配置的電路圖。注意，為了方便，圖I的電路圖中所示的典型掃描電路101僅采用了兩個(gè)自舉電路，分別在第一和第二級(jí)。圖2A和2B是每ー個(gè)均示出有機(jī)電致發(fā)光顯示裝置(在下文中簡稱為有機(jī)EL顯示裝置)的典型配置的多個(gè)概念方框圖。更具體地，圖2A是示出每ー個(gè)均簡稱為有機(jī)EL器件的、采用掃描電路101和多個(gè)有機(jī)電致發(fā)光器件10的有機(jī)EL顯示裝置的典型配置的概念方框圖。在有機(jī)EL顯示裝置中，每個(gè)有機(jī)電致發(fā)光器件10用作發(fā)光器件。另一方面，圖2B是通過關(guān)注ー個(gè)有機(jī)EL器件10的模型電路來示出有機(jī)EL顯示裝置的典型配置的概念方框圖。 參考圖I的電路圖，通過僅關(guān)注附圖中所示的掃描電路101的第一級(jí)說明根據(jù)本發(fā)明第一實(shí)施例提供的自舉電路。根據(jù)本發(fā)明第一實(shí)施例提供的自舉電路采用具有相同導(dǎo)電類型的第一晶體管Tr1、第二晶體管Tr2和第三晶體管Tr3。在根據(jù)本發(fā)明第一實(shí)施例提供的自舉電路的情況下，第一晶體管Tr1、第二晶體管Tr2和第三晶體管Tr3中的每ー個(gè)均具有相同的導(dǎo)電類型，即稍后所描述的η溝道晶體管的導(dǎo)電類型。在根據(jù)本發(fā)明第一實(shí)施例提供的自舉電路中(A-I)第一晶體管Tr1的源極和漏極區(qū)中的特定ー個(gè)與第二晶體管Tr2的源極和漏極區(qū)中的特定一個(gè)通過自舉電路的輸出部分OUT1相互連接；(Α-2)第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)連接至傳送具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定ー個(gè)的時(shí)鐘供給線； (Α-3)第一晶體管Tr1的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)通過節(jié)點(diǎn)部分P1相互連接；(B-I)第二晶體管Tr2的源極和漏極區(qū)中的另外ー個(gè)連接至傳送被設(shè)置為OV典型電勢(shì)的第一預(yù)定電壓Vss的第一電壓供給線PS1 ；(C-I)第三晶體管Tr3的源極和漏極區(qū)中的另外ー個(gè)連接到傳送提供至該自舉電路的輸入信號(hào)IN1的信號(hào)供給線；(C-2)第三晶體管Tr3的柵極連接到傳送兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)的時(shí)鐘供給線；并且當(dāng)?shù)谌w管Tr3進(jìn)入截止?fàn)顟B(tài)時(shí)，將第一晶體管Tr1的柵極和第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)相互連接的節(jié)點(diǎn)部分P1進(jìn)入浮空狀態(tài)。另外，第二晶體管Tr2的柵極與傳送具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)的時(shí)鐘供給線相連接。(在根據(jù)本發(fā)明第一實(shí)施例提供的自舉電路的情況下，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)是如圖I的電路圖中所示的時(shí)鐘信號(hào)CK2)。另夕卜，電壓變化抑制電容器C11連接在第一子節(jié)點(diǎn)部分P1和第一電壓供給線PS1之間。在根據(jù)本發(fā)明第一實(shí)施例提供的自舉電路的情況下，電壓變化抑制電容器C11被配置為采用兩個(gè)導(dǎo)電層，并且在該兩個(gè)導(dǎo)電層之間夾有絕緣層。注意，如之前在具有標(biāo)題“背景技木”的段落中說明的那樣，第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的特定ー個(gè)之間也連接著用作自舉電容器Ca的電容器。像電壓變化抑制電容器C11 一樣，自舉電容器Ca也配置為采用兩個(gè)導(dǎo)電層并且兩個(gè)導(dǎo)電層之間夾有絕緣層。同樣值得注意的是，如之前在具有標(biāo)題“背景技木”的段落中說明的那樣，具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2以及輸入信號(hào)IN1中的每ー個(gè)的高電平是典型地設(shè)置為5V的第二電壓Vdd的電平。另ー方面，這些信號(hào)中的每ー個(gè)的低電平是如上所述的典型地設(shè)置為OV的上述第一電壓Vss的電平。另外，第三晶體管Tr3的閾值電壓由參考符^ Vth3長不。首先，下面描述說明采用掃描電路101的有機(jī)EL顯示裝置的配置以及該有機(jī)EL顯示裝置執(zhí)行的操作。如圖2A的概念方框圖中所示，有機(jī)EL顯示裝置包含(I)掃描電路 101;(2)信號(hào)輸出電路102 ;(3)用于形成由在第一方向中排列的N個(gè)陣列以及在不同于第一方向的第二方向中排列的M個(gè)陣列所構(gòu)成的ニ維矩陣而布置的NXM個(gè)上述的有機(jī)EL器件10 ；
(4)M個(gè)掃描線SCL，其每ー個(gè)均連接至掃描電路101，并且每一個(gè)均在第一方向中延伸；(5 )N個(gè)數(shù)據(jù)線DTL，其每ー個(gè)均連接至信號(hào)輸出電路102，并且每ー個(gè)在第二方向中延伸(具體地，在垂直于第一方向的方向中)；以及(6)電源部分 100。注意，在圖2A的概念方框圖中，為了方便，示出僅由3X3有機(jī)EL器件構(gòu)成矩陣。也就是說，上述矩陣只是典型的矩陣。諸如掃描電路101、有機(jī)EL器件10、掃描線SCL以及數(shù)據(jù)線DTL之類的組件構(gòu)建在襯底上(其未在圖2A的概念方框圖中示出)。襯底典型地由玻璃制成。發(fā)光器件ELP設(shè)計(jì)為如下的公知配置和公知結(jié)構(gòu)其典型地包含陽極、空穴傳輸層、發(fā)光層、電子傳輸層和陰極。同樣，也可將信號(hào)輸出電路102、掃描線SCL、數(shù)據(jù)線DTL和 電源部分100都設(shè)計(jì)為公知配置和公知結(jié)構(gòu)。如圖2B的概念方框圖中所示，除發(fā)光器件ELP之外，有機(jī)EL器件10還采用包含驅(qū)動(dòng)晶體管TrD、信號(hào)寫入晶體管Trw和信號(hào)保持電容器Ch的驅(qū)動(dòng)電路。注意，參考符號(hào)Ca表不發(fā)光器件ELP的電容器。驅(qū)動(dòng)晶體管Tr11和信號(hào)寫入晶體管Trw都是η溝道型的TFT (Thin Fi ImTransistor，薄膜晶體管)。TFT具有源極和漏極區(qū)、溝道構(gòu)建區(qū)以及柵扱。驅(qū)動(dòng)電路也構(gòu)建在上述襯底(其未在圖2B的概念方框圖中不出)上。發(fā)光器件ELP構(gòu)建于同一襯底上的預(yù)定區(qū)域中以便于遍布(cover)該驅(qū)動(dòng)電路。以與驅(qū)動(dòng)晶體管Tr11和信號(hào)寫入晶體管Trw相同的方式，掃描電路101中采用的第一晶體管Tr1、第二晶體管Tr2和第三晶體管Tr3均是具有源極和漏極區(qū)、溝道構(gòu)建區(qū)以及柵極的η溝道TFT。同樣，第一晶體管Tr1、第二晶體管Tr2和第三晶體管Tr3也構(gòu)建于上述襯底(其未在圖2B的概念方框圖中示出)上。另外，諸如將于稍后描述的其它實(shí)施例中采用的第四晶體管之類的其它每ー個(gè)元件也構(gòu)建在同一襯底上。驅(qū)動(dòng)晶體管Tr11的源極和漏極區(qū)中的特定ー個(gè)與生成設(shè)置為典型高電平20V的電壓Vcc的電源部分100相連接。驅(qū)動(dòng)晶體管Tr11的源極和漏極區(qū)中的另外ー個(gè)與發(fā)光器件ELP的陽極以及信號(hào)保持電容器Ch的特定一端相連接。驅(qū)動(dòng)晶體管Tr11的柵極與信號(hào)寫入晶體管Trw的源極和漏極區(qū)中的另外ー個(gè)以及信號(hào)保持電容器Ch的另外一端相連接。信號(hào)寫入晶體管Trw的源極和漏極區(qū)中的特定ー個(gè)與數(shù)據(jù)線DTL連接，而信號(hào)寫入晶體管Trw的柵極與掃描線SCL連接。發(fā)光器件ELP的陰極與傳送設(shè)置為OV的典型低電平的電壓Vcat的電壓供給線相連接。通過如下的有源矩陣驅(qū)動(dòng)方法的采用來驅(qū)動(dòng)有機(jī)EL器件10。例如，當(dāng)由掃描電路101將如圖2A的概念方框圖中所示的掃描電路101所驅(qū)動(dòng)的頂部掃描線SCL設(shè)置為高電平時(shí)，連接至該掃描線SCL的每個(gè)有機(jī)EL器件10中所采用的信號(hào)寫入晶體管Trw進(jìn)入導(dǎo)通狀態(tài)，使得將信號(hào)輸出電路102在數(shù)據(jù)線DTL上聲明(assert)的視頻信號(hào)提供給信號(hào)保持電容器Ch的另外一端。另ー方面，當(dāng)掃描電路101將頂部掃描線SCL設(shè)置為低電平時(shí)，信號(hào)寫入晶體管Trw進(jìn)入截止?fàn)顟B(tài)。然而，隨著信號(hào)寫入晶體管Trw進(jìn)入截止?fàn)顟B(tài)，信號(hào)保持電容器Ch將驅(qū)動(dòng)晶體管Tr11的柵極與驅(qū)動(dòng)晶體管Tr11的源極區(qū)之間的電勢(shì)差維持在相應(yīng)于視頻信號(hào)的值。因此，相應(yīng)于視頻信號(hào)的量級(jí)的電流經(jīng)由驅(qū)動(dòng)晶體管Tr11從電源部分100流向發(fā)光器件ELP，促使發(fā)光器件ELP發(fā)光。
為了使得第一實(shí)施例的說明易于理解，以下描述說明背景技術(shù)中的自舉電路通過考慮寄生電容器所執(zhí)行的操作。圖3A是示出背景技術(shù)中包含寄生電容器的自舉電路的典型配置的電路圖，而圖3B是示出與背景技術(shù)中包含寄生電容器的自舉電路所執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。注意，為了幫助讀者輕松理解描述，不像圖26B的時(shí)序不意圖，在圖3B的時(shí)序不意圖的情況下，具有在其期間將兩個(gè)時(shí)鐘イ目號(hào)CK1和CK2兩者均置為低電平的時(shí)間段。在圖3A的電路圖中，參考符號(hào)C1表示第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)之間的寄生電容器，參考符號(hào)C2表示第二晶體管Tr2的柵極與第二晶體管Tr2的源極和漏極區(qū)中的特定一個(gè)之間的寄生電容器，而參考符號(hào)C3表示第三晶體管Tr3的柵極與第三晶體管Tr3的源極和漏極的特定一個(gè)之間的寄生電容器。在圖3A的圖中所示的自舉電路中，當(dāng)?shù)谌w管Tr3被置入截止?fàn)顟B(tài)時(shí)，節(jié)點(diǎn)部分P1-入(enter)浮空狀態(tài)。如前所述，第一晶體管Tr1的柵極是節(jié)點(diǎn)部分P1的一部分，而第一時(shí)鐘信號(hào)CK1被提供給第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。第一晶體管 Tr1的柵極與第一晶體管Tr1的源極和漏極的另外一個(gè)通過寄生電容器C1電耦合。另一方面，將第二時(shí)鐘信號(hào)CK2提供給第三晶體管Tr3的柵極，而第三晶體管的源極和漏極區(qū)中的特定一個(gè)是節(jié)點(diǎn)部分P1的一部分。第三晶體管Tr3的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定一個(gè)通過寄生電容器C3電耦合。當(dāng)?shù)谝痪w管Tr1和第二晶體管Tr2兩者均進(jìn)入截止?fàn)顟B(tài)時(shí)，自舉電路的輸出部分OUT1進(jìn)入浮空狀態(tài)。同樣將第二時(shí)鐘信號(hào)CK2提供給第二晶體管Tr2的柵極，而第二晶體管Tr2的源極和漏極區(qū)中的特定一個(gè)是輸出部分OUT1的一部分。第二晶體管Tr2的柵極與第ニ晶體管Tr2的源極和漏極區(qū)中的特定一個(gè)通過寄生電容器C2電耦合。另ー方面，如前所述，第一晶體管Tr1的柵極是節(jié)點(diǎn)部分P1的一部分，而第一晶體管Tr1的源極和漏極區(qū)中的特定一個(gè)是輸出部分OUT1的一部分。第一晶體管Tr1的柵極與第一晶體管的源極和漏極區(qū)中的特定一個(gè)通過自舉電容器Ca電耦合。注意，事實(shí)上，第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的特定ー個(gè)之間還存在著未在圖3A的電路圖中示出的寄生電容器。然而，由干與存在于第一晶體管Tr1的柵極和第一晶體管Tr1的源極和漏極區(qū)中的特定一個(gè)之間的寄生電容器相比，自舉電容器Ca所提供的電耦合是主要的，因而，為了方便，未考慮存在于第一晶體管Tr1的柵極與第一晶體管的源極和漏極區(qū)中的特定一個(gè)之間的寄生電容器。圖3B的時(shí)序示意圖中所示的時(shí)間段T1 T6期間執(zhí)行的操作基本與之前參考圖26B的時(shí)序示意圖所說明的操作(如在時(shí)間段T1 T6期間所執(zhí)行的操作那樣)相類似。由于此原因，為了避免重復(fù)說明，未描述圖3A的圖中所示的自舉電路執(zhí)行的基本操作。如上所述，第一晶體管Tr1的柵極是節(jié)點(diǎn)部分P1的一部分，而第一時(shí)鐘信號(hào)CK1被提供給第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。第一晶體管Tr1的柵極與第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)通過寄生電容器C1電耦合。另ー方面，將第二時(shí)鐘信號(hào)CK2提供給第三晶體管Tr3的柵極，而第三晶體管Tr3的源極和漏極區(qū)中的特定一個(gè)是節(jié)點(diǎn)部分P1的一部分。第三晶體管Tr3的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定一個(gè)通過寄生電容器C3電耦合。因此，在第三晶體管Tr3進(jìn)入截止?fàn)顟B(tài)的情況下，出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)根據(jù)兩個(gè)時(shí)鐘信號(hào)CK1和CK2的上升和下降而變化。例如，在圖3B的時(shí)序示意圖中所示的時(shí)間段T2和T6中，其中第一晶體管Tr1處于不確定狀態(tài)(如圖3B中三角形所示)，出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)在第一時(shí)鐘信號(hào)CK1的上升沿上升。如前所述，將第一時(shí)鐘信號(hào)CK1提供給第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。因此，如果出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)非期望地上升至使得泄漏電流能夠流經(jīng)第一晶體管Tr1的量級(jí)的電平，那么第一時(shí)鐘信號(hào)CK1引起將出現(xiàn)在輸出部分OUT1上的電勢(shì)升高的泄漏電流。結(jié)果，產(chǎn)生了如下的問題在如圖3B的時(shí)序示意圖中所示的時(shí)間段T2和T6期間，不能夠把出現(xiàn)在輸出部分OUT1上的電勢(shì)維持為低電平。圖4A是示出采用電壓變化抑制電容器C11的掃描電路101的第一級(jí)所提供的自舉電路的典型配置的電路圖，而圖4B是示 出與采用電壓變化抑制電容器C11的自舉電路所執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。如上所述，在根據(jù)第一實(shí)施例提供的自舉電路中，電壓變化抑制電容器C11連接至節(jié)點(diǎn)部分P1與第一電壓供給線PS1之間。當(dāng)?shù)谌w管Tr3進(jìn)入截止?fàn)顟B(tài)時(shí)，由于電壓變化抑制電容器C11抑制出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)的變化，因此抑制了圖4B的時(shí)序示意圖中所示的每ー個(gè)時(shí)間段T2和T6期間的第一時(shí)鐘信號(hào)CK1的上升所導(dǎo)致的上升(如同出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)的上升)。因此，可以解決在如圖4B的時(shí)序示意圖中所示的時(shí)間段T2和T6期間不能夠?qū)⒊霈F(xiàn)在輸出部分OUT1上的電勢(shì)維持為低電平的問題。如上所述，產(chǎn)生該問題的原因是由于出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)非期望地上升至使得泄漏電流能夠流經(jīng)第一晶體管Tr1的量級(jí)的電平，從而提供至第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)的第一時(shí)鐘信號(hào)CK1引起把出現(xiàn)在輸出部分OUT1上的電勢(shì)升高的泄漏電流。然而，注意，連接在節(jié)點(diǎn)部分P1與第一電壓供給線PS1之間的電壓變化抑制電容器C11降低了自舉增益gb。由下面給出的等式(I)表示根據(jù)第一實(shí)施例提供的自舉電路的增益gb。在下面的等式中，參考符號(hào)Cm表不第一晶體管Tr1的柵電容。gbKCM+Ca+CDACn+Q+CM+Ca+Ci)……(I)令參考符號(hào)Vthl表不第一晶體管Tr1的閾值電壓。在圖4B的時(shí)序不意圖中所不的時(shí)間段T4的起始，需要將出現(xiàn)在第一晶體管Tr1的柵極和源極之間的電壓設(shè)置為大于第一晶體管Tr1的閾值電壓Vthl的電平。因此，要求電壓變化抑制電容器C11具有滿足該條件的電容。另外，期望提供具有與自舉電容器Ca相比充分大的電容的電壓變化抑制電容器C11。順便提及，在用作圖I的電路圖中所示的掃描電路101的移位寄存器電路中，將提供在特定級(jí)的自舉電路所輸出的信號(hào)供給后ー級(jí)所提供的自舉電路。例如，將第一級(jí)提供的自舉電路的輸出部分OUT1所輸出的信號(hào)作為輸入信號(hào)IN2供給第二級(jí)所提供的自舉電路。圖5A是示出如下情況下的、與圖I中所示的掃描電路101執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖，所述情況為供給在特定級(jí)所提供的自舉電路的信號(hào)具有比供給在該特定級(jí)之前ー級(jí)提供的自舉電路的信號(hào)的相位超前的相位。另ー方面，圖5B是示出如下情況下的、與圖I中所示的掃描電路101執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖，所述情況為供給在特定級(jí)所提供的自舉電路的信號(hào)具有比供給在該特定級(jí)之前ー級(jí)提供的自舉電路的信號(hào)的相位滯后的相位。在圖5A和圖5B的每ー個(gè)時(shí)序示意圖中，由參考符號(hào)IN2=OUT1表示供給在特定級(jí)提供的自舉電路的信號(hào)。如圖5A的時(shí)序示意圖中所示，如果供給在特定級(jí)所提供的自舉電路的信號(hào)具有比供給在該特定級(jí)之前ー級(jí)所提供的自舉電路的信號(hào)的相位超前的相位，那么在時(shí)間段T3和T4中，在該特定級(jí)，自舉電路通常不執(zhí)行自舉操作。另ー方面，如圖5B的時(shí)序示意圖中所示，如果供給在特定級(jí)所提供的自舉電路的信號(hào)具有比供給在該特定級(jí)之前ー級(jí)所提供的自舉電路的信號(hào)的相位滯后的相位，那么在時(shí)間段T3和T4中，在該特定級(jí)，自舉電路執(zhí)行自舉操作，而不會(huì)產(chǎn)生問題。因此，為了使得提供在特定級(jí)的自舉電路所執(zhí)行的自舉操作可靠，可以提供如下的配置其中經(jīng)由如圖6A或6B的電路圖中所示的延遲元件，將在特定級(jí)之前ー級(jí)提供的自舉電路所輸出的信號(hào)供給在所述特定級(jí)提供的自舉電路。根據(jù)掃描電路101的設(shè)計(jì)，可以適當(dāng)?shù)剡x擇諸如緩沖器電路、電容器或電阻器之類的ー種元件來用作該延遲元件。該延遲元件也可用在將于稍后描述的其它實(shí)施例中。第二實(shí)施例 通過修改第一實(shí)施例得到第二實(shí)施例。以與第一實(shí)施例相同的方式，以下描述說明第二實(shí)施例所執(zhí)行的用作掃描電路101的第一級(jí)的自舉電路的自舉電路的配置，并說明該自舉電路所執(zhí)行的操作。由于第二實(shí)施例的有機(jī)EL顯示裝置的配置以及該有機(jī)EL顯示裝置所執(zhí)行的操作基本與第一實(shí)施例中的那些相同，為了避免重復(fù)描述，未說明第二實(shí)施例的有機(jī)EL顯示裝置的配置以及該有機(jī)EL顯示裝置所執(zhí)行的操作。也就是說，僅說明第一和第二實(shí)施例之間配置和操作的差異。同樣，在將于稍后描述的其它實(shí)施例的情況下，除了這些差異，配置和操作的說明也將省略。圖7A是示出第二實(shí)施例所執(zhí)行的用作掃描電路101的第一級(jí)的自舉電路的自舉電路的典型配置的電路圖，而圖7B是示出在考慮寄生電容器時(shí)，與第二實(shí)施例所執(zhí)行的用作掃描電路101的第一級(jí)的自舉電路的自舉電路所執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。與根據(jù)第一實(shí)施例提供的自舉電路相比較，根據(jù)第二實(shí)施例提供的自舉電路采用具有與第一晶體管Tr1至第三晶體管Tr3相同的導(dǎo)電類型的第四晶體管Tr24 (B卩，第二實(shí)施例中的η溝道型)。在根據(jù)第二實(shí)施例提供的該自舉電路中(D-I)通過ー結(jié)點(diǎn)將第四晶體管Tr24的源極和漏極區(qū)中的特定一個(gè)連接至第一晶體管Tr1的柵極；(D-2)通過另ー節(jié)點(diǎn)將第四晶體管Tr24的源極和漏極區(qū)中的另外ー個(gè)連接至第三晶體管Tr3的源極和漏極區(qū)中的特定一個(gè)；以及(D-3)第四晶體管Tr24的柵極連接至在本實(shí)施例中采用的、用于傳送第二預(yù)定電壓Vdd的第二電壓供給線PS2。在上述配置的情況下，可以在第一電壓供給線PS1與將第四晶體管Tr24的源極和漏極區(qū)中的另外ー個(gè)連接至第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)的另ー連接點(diǎn)之間提供電壓變化抑制電容器Cn。根據(jù)第二實(shí)施例提供的自舉電路的其余配置與第一實(shí)施例中的配置相一致。在根據(jù)第二實(shí)施例提供的自舉電路中，第四晶體管Tr24將通過參考圖4A的電路圖而于之前說明的第一實(shí)施例中包含的節(jié)點(diǎn)部分P1分割為第一子節(jié)點(diǎn)部分Pia和第ニ子節(jié)點(diǎn)部分P1B。第一子節(jié)點(diǎn)部分Pia是接近于第一晶體管Tr1的柵極的部分，而第ニ子節(jié)點(diǎn)部分Pib是接近于第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)的部分。也就是說，第一子節(jié)點(diǎn)部分Pia是將第四晶體管Tr24的源極和漏極去的特定一個(gè)連接至第一晶體管Tr1的柵極的結(jié)點(diǎn)，而第二子節(jié)點(diǎn)部分Pib是將第四晶體管Tr24的源極和漏極區(qū)中的另外ー個(gè)連接至第三晶體管Tr3的源極和漏極區(qū)中的特定一個(gè)的結(jié)點(diǎn)。注意，參考符號(hào)C24表示第四晶體管Tr24的柵極與第四晶體管Tr24的源極和漏極區(qū)中的特定一個(gè)之間的寄生電容器。在根據(jù)第二實(shí)施例提供的自舉電路中，當(dāng)?shù)谒木w管Tr24處于導(dǎo)通狀態(tài)時(shí)，電壓變化抑制電容器C11與第一子節(jié)點(diǎn)部分Pia相連接，因而第一子節(jié)點(diǎn)部分Pia和第ニ子節(jié)點(diǎn)部分Pib通過電壓變化抑制電容器C11與傳送第一電壓Vss第一電壓供給線PS1電連接。由于在該狀態(tài)下電壓變化抑制電容器C11提供的容性耦合效應(yīng)，因此當(dāng)?shù)谌w管Tr3進(jìn)入截止?fàn)顟B(tài)時(shí)，可以以與第一實(shí)施例相同的方式來抑制出現(xiàn)在構(gòu)成節(jié)點(diǎn)部分P1的第一子節(jié)點(diǎn)部分Pia和第ニ子節(jié)點(diǎn)部分Pib的每ー個(gè)上的電勢(shì)的變化。因此，在圖7B的時(shí)序示意圖中所示的時(shí)間段T2和T6中，可以抑制由第一時(shí)鐘信號(hào)CK1的上升引起的上升(如出現(xiàn)在第一子節(jié)點(diǎn)Pia和第二子節(jié)點(diǎn)Pib的每ー個(gè)之上的電勢(shì)的上升)。另ー方面，在圖7B的時(shí)序示意圖中所示的時(shí)間段T4中，第四晶體管Tr24處于截止?fàn)顟B(tài)。也就是說，在自舉操作中，電壓變化抑制電容器C11處于從第一子節(jié)點(diǎn)部分Pia電斷開 的狀態(tài)。因此，在第一實(shí)施例中看到的如同自舉增益下降現(xiàn)象的現(xiàn)象不會(huì)出現(xiàn)在第二實(shí)施例中。結(jié)果，可以提供高于第一實(shí)施例的自舉增益的自舉增益。根據(jù)第二實(shí)施例提供的自舉電路的自舉增益gb由下面給出的等式(2)表示。在下面的等式中，參考符號(hào)Cm表示第一晶體管Tr1的柵電容。gb= (Clr^C1)/ ((^+CtJCJC1)……⑵第三實(shí)施例第三實(shí)施例實(shí)現(xiàn)根據(jù)本發(fā)明第二模式提供的自舉電路。如上所述，掃描電路101在每ー級(jí)采用根據(jù)第三實(shí)施例提供的自舉電路。以下描述僅說明在第一級(jí)提供的用以用作根據(jù)第三實(shí)施例提供的自舉電路的自舉電路的配置以及由該自舉電路執(zhí)行的操作。圖8A是示出第三實(shí)施例實(shí)現(xiàn)的用以用作掃描電路101的第一級(jí)的自舉電路的自舉電路的典型配置的電路圖，而圖8B是示出與第三實(shí)施例實(shí)現(xiàn)的用以用作掃描電路101的第一級(jí)的自舉電路的自舉電路所執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。注意，時(shí)序圖示出具有彼此相反的相位并且相位同步變化的兩個(gè)時(shí)鐘信號(hào)CK1和CK2。以與根據(jù)前述的第一實(shí)施例提供的自舉電路相同的方式，根據(jù)第三實(shí)施例提供的自舉電路采用具有相同導(dǎo)電類型的第一晶體管Tr1、第二晶體管Tr2和第三晶體管Tr3。同樣在第三實(shí)施例的情況下，導(dǎo)電類型是η溝道導(dǎo)電類型。以與根據(jù)本發(fā)明第一實(shí)施例提供的自舉電路相同的方式，在根據(jù)第三實(shí)施例提供 的自舉電路中(A-I)第一晶體管Tr1的源極和漏極區(qū)中的特定ー個(gè)與第二晶體管Tr2的源極和漏極區(qū)中的特定一個(gè)通過自舉電路的輸出部分OUT1相互連接；(Α-2)第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)連接至傳送具有相互不同相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定ー個(gè)的時(shí)鐘供給線(在根據(jù)本發(fā)明第三實(shí)施例提供的自舉電路的情況下，如圖8Α的電路圖中所示，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定ー個(gè)是時(shí)鐘信號(hào)CK1)；(Α-3)第一晶體管Tr1的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)通過節(jié)點(diǎn)部分P1相互連接；
(B-I)第二晶體管Tr2的源極和漏極區(qū)中的另外ー個(gè)連接至傳送被設(shè)置為OV的典型電勢(shì)的第一預(yù)定電壓Vss的第一電壓供給線PS1 ；(C-I)第三晶體管Tr3的源極和漏極區(qū)中的另外ー個(gè)連接到用于傳送被提供至自舉電路的輸入信號(hào)IN1的信號(hào)供給線；(C-2)第三晶體管Tr3的柵極連接至傳送兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)的時(shí)鐘供給線(在根據(jù)本發(fā)明第三實(shí)施例提供的自舉電路的情況下，如圖8A的電路圖中所示，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)是時(shí)鐘信號(hào)CK2);以及當(dāng)?shù)谌w管Tr3進(jìn)入截止?fàn)顟B(tài)時(shí)，將第一晶體管Tr1的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)相互連接的節(jié)點(diǎn)部分P1進(jìn)入浮空狀態(tài)。
另外，第二晶體管Tr2的柵極連接至傳送具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)的時(shí)鐘供給線。(在根據(jù)本發(fā)明的第三實(shí)施例提供的自舉電路的情況下，如圖8A的電路圖所示，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)是時(shí)鐘信號(hào)CK2)。另外，如圖I的電路圖中所示，替代在節(jié)點(diǎn)部分P1和第一電壓供給線PS1之間連接的電壓變化抑制電容器C11,在節(jié)點(diǎn)部分P1和第二晶體管Tr2的柵極之間連接電壓變化抑制電容器C31。在根據(jù)第三實(shí)施例提供的自舉電路中，將電壓變化抑制電容器C31的電容設(shè)置為使得第一時(shí)鐘信號(hào)CK1的電平突變和第二時(shí)鐘信號(hào)CK2的電平突變相互抵消的值。也就是說，在圖8B的時(shí)序示意圖中所示的時(shí)間段T1和T6期間，出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)的變化降低。根據(jù)第三實(shí)施例提供的自舉電路具體說明如下。第一時(shí)鐘信號(hào)CK1的電平突變經(jīng)由寄生電容器C1到達(dá)節(jié)點(diǎn)部分Pp另外，第二時(shí)鐘信號(hào)CK2的電平突變不僅經(jīng)由寄生電容器C3，而且經(jīng)由寄生電容器C2以及用于自舉操作的自舉電容器Ca而到達(dá)節(jié)點(diǎn)部分Pi。通過掃描電路101后級(jí)，輸出部分OUT1最終連接至負(fù)載(諸如具有大電容的掃描線SCL)。因此，通常將第一晶體管Tr1設(shè)計(jì)為具有大尺寸(諸如，W (寬)為100并且L (長)為10)的晶體管。另ー方面，為了使得正常執(zhí)行自舉操作，需要抑制流過第三晶體管Tr3的泄漏電流。因此，通常將第三晶體管Tr3設(shè)計(jì)為具有小尺寸(諸如，W為5并且L為10)的晶體管。第二晶體管Tr2是用于維持作為第一電壓Vss的電平的低電平的輔助晶體管。因此，不需要將第二晶體管Tr2設(shè)計(jì)為具有大尺寸的晶體管。例如，將第二晶體管Tr2的尺寸設(shè)置為W為10并且L為10。令參考符號(hào)CSEL表示連接至輸出部分OUT1的最終負(fù)載的電容。負(fù)載電容CSEL與寄生電容器C2相比非常太。因此，來源于第二時(shí)鐘信號(hào)CK2的ー些電平突變(如經(jīng)由寄生電容器C2以及用于自舉操作的自舉電容器Ca而傳播至節(jié)點(diǎn)部分P1的電平突變)對(duì)出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)幾乎沒有影響。由于此原因，當(dāng)考慮第二時(shí)鐘信號(hào)CK2的電平突變時(shí)，可以忽略經(jīng)由寄生電容器C2以及用于自舉操作的自舉電容器Ca而傳送至節(jié)點(diǎn)部分P1的電平突變。如上所述，第一時(shí)鐘信號(hào)CK1的電平突變經(jīng)由寄生電容器C1到達(dá)節(jié)點(diǎn)部分Pi。另夕卜，第二時(shí)鐘信號(hào)CK2的電平突變經(jīng)由寄生電容器C3到達(dá)節(jié)點(diǎn)部分Pi。由于兩個(gè)時(shí)鐘信號(hào)CK1和CK2具有相互相反的相位，因此來源于第一時(shí)鐘信號(hào)CK1的電平突變(如經(jīng)由寄生電容器C1傳播至節(jié)點(diǎn)部分P1的電平突變)以與如下方向相反的方向改變出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)，所述如下方向是來源于第二時(shí)鐘信號(hào)CK2的電平突變(如經(jīng)由寄生電容器(3而傳播至節(jié)點(diǎn)部分P1的電平突變)改變出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)的方向。因此，如果寄生電容器C1的電容等于寄生電容器C3的電容,那么第一時(shí)鐘信號(hào)CK1的電平突變的影響和第ニ時(shí)鐘信號(hào)CK2的電平突變的影響相互抵消。然而，如上所述，由于第一晶體管Tr1的尺寸不同于第三晶體管Tr3的尺寸，因此，寄生電容器C1的電容通常大于寄生電容器C3的電容。因此，第一時(shí)鐘信號(hào)CK1的電平突變的影響不同于第二時(shí)鐘信號(hào)CK2的電平突變的影響。結(jié)果，出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)是變化的。為了解決上述問題，根據(jù)第三實(shí)施例的自舉電路與寄生電容器C3并行地配備有連接在第二晶體管Tr2及第三晶體管Tr3的柵極之間的電壓變化抑制電容器C31,以便于降低第一時(shí)鐘信號(hào)CK1的電平突變的影響與第二時(shí)鐘信號(hào)CK2的電平突變的影響之間的差異所引起的變化(如出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)的變化)。依據(jù)自舉電路的設(shè)計(jì)適當(dāng)?shù)卮_定電壓變化抑制電容器C31的電容。通常，通過測(cè)量出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)的變化來確定電壓變化抑制電容器C31的電容。 第四實(shí)施例第四實(shí)施例實(shí)現(xiàn)根據(jù)本發(fā)明第三模式提供的自舉電路。如上所述，掃描電路101在每ー級(jí)采用根據(jù)第四實(shí)施例提供的自舉電路。以下描述僅說明在第一級(jí)提供的用以用作根據(jù)第四實(shí)施例提供的自舉電路的自舉電路的配置以及該自舉電路執(zhí)行的操作。圖9是示出第四實(shí)施例實(shí)現(xiàn)的用以用作掃描電路IOI的第一級(jí)的自舉電路的自舉電路的典型配置的電路圖。以與根據(jù)前述的第一實(shí)施例提供的自舉電路相同的方式，根據(jù)第四實(shí)施例提供的自舉電路采用具有相同導(dǎo)電類型的第一晶體管Tr1、第二晶體管Tr2和第三晶體管Tr3。同樣在第四實(shí)施例的情況下，導(dǎo)電類型是η溝道導(dǎo)電類型。以與根據(jù)本發(fā)明第一實(shí)施例提供的自舉電路相同的方式，在根據(jù)第四實(shí)施例提供的自舉電路中(A-I)第一晶體管Tr1的源極和漏極區(qū)中的特定ー個(gè)與第二晶體管Tr2的源極和漏極區(qū)中的特定一個(gè)通過自舉電路的輸出部分OUT1相互連接；(Α-2)第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)連接至傳送具有相互不同相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定ー個(gè)的時(shí)鐘供給線(在根據(jù)本發(fā)明第四實(shí)施例提供的自舉電路的情況下，如圖9的電路圖中所示，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定ー個(gè)是時(shí)鐘信號(hào)CK1)；(Α-3)第一晶體管Tr1的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)通過節(jié)點(diǎn)部分P1相互連接；(B-I)第二晶體管Tr2的源極和漏極區(qū)中的另外ー個(gè)連接至傳送被設(shè)置為OV的典型電勢(shì)的第一預(yù)定電壓Vss的第一電壓供給線PS1 ；(C-I)第三晶體管Tr3的源極和漏極區(qū)中的另外ー個(gè)連接至傳送被提供至自舉電路的輸入信號(hào)IN1的信號(hào)供給線；(C-2)第三晶體管Tr3的柵極連接至傳送兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)的時(shí)鐘供給線(在根據(jù)本發(fā)明第四實(shí)施例提供的自舉電路的情況下，如圖9的電路圖中所示，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)是時(shí)鐘信號(hào)CK2);以及當(dāng)?shù)谌w管Tr3進(jìn)入截止?fàn)顟B(tài)時(shí)，將第一晶體管Tr1的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)相互連接的節(jié)點(diǎn)部分P1進(jìn)入浮空狀態(tài)。根據(jù)本發(fā)明第四實(shí)施例提供的自舉電路還配有具有與第一至第三晶體管相同導(dǎo)電類型的第四晶體管Tr44，并且在該自舉電路中(E-I)第四晶體管Tr44的源極和漏極區(qū)中的特定一個(gè)通過輸入端結(jié)點(diǎn)連接至反相電路B41的輸入端，該反相電路B41的輸出端通過輸出端結(jié)點(diǎn)連接至第二晶體管Tr2的柵極；(E-2)第四晶體管Tr44的源極和漏極區(qū)中的另外ー個(gè)連接至輸入供給線；并且(E-3)第四晶體管Tr44的柵極連接至傳送所述兩個(gè)時(shí)鐘信號(hào)的另外ー個(gè)的時(shí)鐘供給線(如圖9的電路圖中所示，在根據(jù)本發(fā)明第四實(shí)施提供的自舉電路的情況下，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)是時(shí)鐘信號(hào)CK2X如圖9的電路圖中所示，將第四晶體管Tr44的源極和漏極區(qū)中的特定一個(gè)連接至 反相電路B41的輸入端的輸入端結(jié)點(diǎn)稱為節(jié)點(diǎn)部分Q1，而將反相電路B41的輸出端連接至第ニ晶體管Tr2的柵極的輸出端結(jié)點(diǎn)稱為節(jié)點(diǎn)部分札。圖IOA是示出反相電路B41的典型配置的電路圖，而圖IOB是示出與反相電路B4I執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。首先，以下描述說明反相電路B41的配置以及反相電路B41執(zhí)行的操作。作為反相電路B41的配置的圖IOA的電路圖中所示的配置與日本專利特許號(hào)2005-143068的圖5中所示的配置相一致。然而，注意，圖IOA的電路圖中的參考符號(hào)和參考數(shù)字不同于日本專利特許號(hào)2005-143068的圖5中所使用的那些。如圖IOA的電路圖中所示，反相電路B41采用其每ー個(gè)均構(gòu)建為η溝道型晶體管的四個(gè)反相晶體管(即，反相晶體管Tr4Q、Tr41, Tr42和Tr43)以及自舉電容器Cap。構(gòu)建于襯底上(未在圖IOA的圖中示出)的姆ー個(gè)反相晶體管Tr4(l、Tr41、Tr42和Tr43同樣是具有源極與漏極區(qū)、溝道構(gòu)建區(qū)以及柵極的η溝道TFT (薄膜晶體管)。以與諸如在第一實(shí)施例中采用的電壓變化抑制電容器C11與自舉電容器Ca之類的電容器相同的方式，自舉電容器Cap也配置為采用兩個(gè)導(dǎo)電層并且該兩個(gè)導(dǎo)電層之間夾有絕緣層。反相晶體管Tr4。的源極和漏極區(qū)中的特定一個(gè)連接至反相晶體管Tr41的源極和漏極區(qū)中的特定ー個(gè)。反相晶體管Tr4tl的源極和漏極區(qū)中的另外ー個(gè)連接至傳送第一電壓Vss的第一電壓供給線。反相晶體管Tr4tl的柵極連接至圖9的電路圖中所示的自舉電路中所包含的用以用作將輸入信號(hào)INqi提供至反相電路B41的節(jié)點(diǎn)部分的節(jié)點(diǎn)部分化。將反相晶體管Tr4tl的源極和漏極區(qū)中的特定一個(gè)連接至反相晶體管Tr41的源極和漏極區(qū)中的特定ー個(gè)的連接點(diǎn)將反相輸出信號(hào)OUTki輸出至圖9的電路圖中所示的自舉電路的節(jié)點(diǎn)部分凡。用作反相晶體管Tr4tl的阻性負(fù)載的反相晶體管Tr41的源極和漏極區(qū)中的另外ー個(gè)連接至傳送第二電壓Vdd的第二電壓供給線。自舉電容器Cap連接至反相晶體管Tr41的柵極與反相晶體管Tr41的源極和漏極區(qū)中的特定一個(gè)之間，使得形成與反相晶體管Tr41相結(jié)合的自舉電路。反相晶體管Tr42的源極和漏極區(qū)中的特定一個(gè)連接至反相晶體管Tr1的柵極，而反相晶體管Tr42的源極和漏極區(qū)中的另外ー個(gè)連接至傳送第二電壓Vdd的第二電壓供給線。反相晶體管Tr42的柵極連接至傳送第一基準(zhǔn)信號(hào)REF1的基準(zhǔn)信號(hào)線。將反相晶體管Tr42的源極和漏極區(qū)中的特定一個(gè)連接至反相晶體管Tr41的柵極的的結(jié)點(diǎn)用作節(jié)點(diǎn)部分N。反相晶體管Tr43的源極和漏極區(qū)中的特定一個(gè)連接至節(jié)點(diǎn)部分N，而反相晶體管Tr43的源極和漏中的另外ー個(gè)連接至傳送第一電壓Vss的第一電壓供給線。反相晶體管Tr43的柵極連接至傳送第二基準(zhǔn)信號(hào)REF2的基準(zhǔn)信號(hào)線。圖IOB的時(shí)序不意圖不出供給反相電路B41的輸入信號(hào)INqi、第一基準(zhǔn)信號(hào)REFp第二基準(zhǔn)信號(hào)REF2、出現(xiàn)在節(jié)點(diǎn)部分N上的電勢(shì)以及反相電路B41生成的輸出信號(hào)OUTki的時(shí)序圖。供給反相電路B41的輸入信號(hào)INqi是來自節(jié)點(diǎn)部分Q1的信號(hào)，而由反相電路B41生成的輸出信號(hào)OUTki是供給節(jié)點(diǎn)部分R1的信號(hào)。信號(hào)的時(shí)序圖示出信號(hào)的電平與電平的時(shí)序之間的關(guān)系。在輸入信號(hào)INqi的電平從高電平第二電壓Vdd變?yōu)榈碗娖降谝浑妷篤ss之前，或者換言之，在緊接著輸入信號(hào)INqi的高電平的末端之前的固定時(shí)間段期間，第一基準(zhǔn)信號(hào)REF1處于高電平。另ー方面，在輸入信號(hào)INqi的電平從低電平變?yōu)楦唠娖街?對(duì)于緊接著輸入信號(hào)INqi的上升沿之后的固定時(shí)間段，第二基準(zhǔn)信號(hào)REF2處于高電平。
通過為反相電路B41提供用于在輸入信號(hào)INqi從低電平變?yōu)楦唠娖綍r(shí)將出現(xiàn)在反相晶體管Tr41柵極上的電勢(shì)復(fù)位至低電平的反相晶體管Tr43，在輸入信號(hào)INqi被設(shè)置為高電平之時(shí)，反相晶體管Tr41可進(jìn)入完全截止?fàn)顟B(tài)，使得不允許穿透電流(penetrationcurrent)流動(dòng)。注意，出現(xiàn)在反相晶體管Tr41的柵極上的電勢(shì)就是出現(xiàn)在節(jié)點(diǎn)部分N上的電勢(shì)。因此，出現(xiàn)在輸出信號(hào)OUTki上的電勢(shì)不會(huì)被穿透電流改變。結(jié)果，可以得到第一電壓Vss作為輸出信號(hào)OUTki的電勢(shì)的低電平。另外，通過提供用于在輸入信號(hào)INqi從高電平變?yōu)榈碗娖街皩⒊霈F(xiàn)在反相晶體管Tr41的柵極上的電勢(shì)(其為出現(xiàn)在節(jié)點(diǎn)部分N上的電勢(shì))預(yù)充電至高電平的反相晶體管Tr42,由于自舉電容器Cap提供的容性耦合效應(yīng)，當(dāng)輸入信號(hào)INqi變?yōu)榈碗娖絽?，出現(xiàn)在反相晶體管Tr41的柵極上的電勢(shì)在其正側(cè)上進(jìn)一步從反相晶體管Tr42所設(shè)置的預(yù)充電電平上升至甚至更高的電平。結(jié)果，可以得到第二電壓Vdd作為輸出信號(hào)OUTki的電勢(shì)的高電平。圖11是示出與圖9的電路圖中所示的用作根據(jù)第四實(shí)施例提供的自舉電路的自舉電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。在根據(jù)第四實(shí)施例提供的該自舉電路中，由于反相電路B41執(zhí)行的操作，在時(shí)間段T1的起始與時(shí)間段T3中的輸入信號(hào)IN1的上升沿之間的時(shí)間段期間，以及在時(shí)間段T5的第二時(shí)鐘信號(hào)CK2的上升沿與時(shí)間段T6的末端之間的時(shí)間段期間，出現(xiàn)在節(jié)點(diǎn)部分R1上的電勢(shì)維持在高電平。在這些時(shí)間段期間，第一電壓Vss經(jīng)由處于導(dǎo)通狀態(tài)的第二晶體管Tr2被提供給輸出部分0UI\。另外，在時(shí)間段T3的特定時(shí)間段期間，處于低電平的第一時(shí)鐘信號(hào)CK1被提供給輸出部分OUT115在時(shí)間段T3中的特定時(shí)期是第二時(shí)鐘信號(hào)CK2與輸入信號(hào)IN1中的每ー個(gè)都處于高電平的時(shí)期。另夕卜，同樣在時(shí)間段T4的第一時(shí)鐘信號(hào)CK1的下降沿與時(shí)間段T5的第二時(shí)鐘信號(hào)CK2的上升沿之間的時(shí)間段期間，處于低電平的第一時(shí)鐘信號(hào)CK1被提供給輸出部分0UI\。因此，在根據(jù)第四實(shí)施例提供的自舉電路中，處于低電平的第一電壓Vss或第一時(shí)鐘信號(hào)CK1被供給輸出部分OUT1作為出現(xiàn)在輸出部分OUT1上的電勢(shì)的低電平，使得防止了輸出部分OUT1進(jìn)入浮空狀態(tài)。結(jié)果，出現(xiàn)在輸出部分OUT1上的電勢(shì)不會(huì)由于通過自舉電容器Ca和/或寄生電容器C2所到達(dá)的電平突變而變化。也就是說，可以減小電平突變的影響。另外，也可以利用本發(fā)明的發(fā)明人在日本專利申請(qǐng)No. 2008-26742和2008-26743中提出的各種反相電路中的任意之一作為反相電路B41來提供配置。圖12A是示出反相電路110的典型配置的電路圖，而圖12B和12C中的每ー個(gè)是示出與圖12A的電路圖中所示的反相電路110執(zhí)行的其它操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序示意圖。首先，以下通過參考圖12A的電路圖說明反相電路110的配置。反相電路110配置為采用具有相同導(dǎo)電類型(諸如η溝道型)的反相晶體管Qn」、Qn 2和Qn 3。在反相電路110中(A-I)晶體管Qn l的源極和漏極區(qū)中的特定一個(gè)與晶體管Qn 2的源極和漏極區(qū)中的特定一個(gè)通過反相電路110的輸出部分OUT相互連接；(B-I)晶體管Qn 2的源極和漏極區(qū)中的另外ー個(gè)連接至第二電壓供給線PS2 ；(B-2)反相晶體管Qn 2的柵極連接至反相晶體管Qn 3的源極和漏極區(qū)中的特定一個(gè)；以及
(C-I)反相晶體管Qn 3的柵極連接至反相晶體管Qn 3的源極和漏極區(qū)中的另外ー個(gè)。反相電路110進(jìn)ー步采用具有與反相晶體管Qn」、Qn 2和Qn 3的導(dǎo)電類型相同的導(dǎo)電類型的反相晶體管Qn—14。晶體管Qn—3的源極和漏極區(qū)中的另外ー個(gè)同樣連接至第二電壓供給線PS2。將反相晶體管Qn 2的柵極連接至反相晶體管Qn 3的源極和漏極區(qū)中的特定一個(gè)的節(jié)點(diǎn)部分A接于反相晶體管Qn 14的源極和漏極區(qū)中的特定ー個(gè)。反相晶體管Qn」的源極和漏極區(qū)中的另外ー個(gè)以及反相晶體管Qn—14的源極和漏極區(qū)中的另外ー個(gè)均連接至第ー電壓供給線PS115反相晶體管Qn」和反相晶體管Qn 14的柵極均連接至傳送提供給反相電路110的輸入信號(hào)IN的線。反相電路110中采用的每個(gè)反相晶體管Qn」、Qn 2、Qn 3和Qn—3同樣都是具有源極和漏極區(qū)、溝道構(gòu)建區(qū)以及柵極的η溝道TFT (薄膜晶體管)。這些反相晶體管構(gòu)建于襯底上(未在圖12Α的電路圖中示出)。注意，用作自舉電容器的電容器Cap連接至反相晶體管Qn 2的柵極與反相晶體管Qn—2的源極和漏極區(qū)中的特定ー個(gè)之間。例如，采用兩個(gè)導(dǎo)電層以及在該兩個(gè)導(dǎo)電層之間所夾有的絕緣層來配置自舉電容器Cap。自舉電容器Cap也構(gòu)建于襯底上(未在圖12A的電路圖中示出)。第二電壓供給線PS2傳送具有預(yù)先確定的高電平的第二電壓Vdd，而第一電壓供給線PS1傳送具有預(yù)先確定的低電平的第一電壓Vss。輸入信號(hào)IN提供給反相晶體管Qn i的柵極。在反相電路Iio的以下描述中，假設(shè)輸入信號(hào)IN的低電平為第一電壓Vss的電平，而假設(shè)輸入信號(hào)IN的高電平為第二電壓Vdd的電平。當(dāng)將高電平的輸入信號(hào)IN提供給反相電路110時(shí)，反相晶體管QnJ與反相晶體管Qn—14中的每ー個(gè)均導(dǎo)通。因此，在圖12B的時(shí)序示意圖中所示的時(shí)間段T2期間，出現(xiàn)在節(jié)點(diǎn)部分A上的電勢(shì)Va2處于第一電壓供給線PS1上所聲明的第一電壓Vss與電平(Vdd-Vth 3)之間的并且接近于第一電壓Vss的電平。反相電路110在時(shí)間段T2期間生成的輸出信號(hào)OUT的低電平VOTT2i由用作連接至第一電壓供給線PS1和第二電壓供給線PS2之間的分壓計(jì)的、反相晶體管Qiu的開啟電阻與反相晶體管Qn—2 (通過作為低于電平(Vdd-Vth 3)的電勢(shì)的、出現(xiàn)在連接至反相晶體管Qn—2的柵極的節(jié)點(diǎn)部分A的電勢(shì)Va2而進(jìn)入截止?fàn)顟B(tài))的關(guān)斷電阻所構(gòu)成的分壓比確定的。因而，時(shí)間段T2期間的輸出信號(hào)OUT的低電平V_甚至更接近于第一電壓Vss。另ー方面，在時(shí)間段T3期間，發(fā)生與先前在具有標(biāo)題為“背景技木”的段落中描述的自舉操作相同的自舉操作，使得出現(xiàn)在節(jié)點(diǎn)部分A上的電勢(shì)Va3超過作為設(shè)置為高電平的電壓的第二電壓vdd。如果將(VA3-Vdd)的差設(shè)置為大于反相晶體管Qn 2的閥值電壓Vth 2的值，那么在時(shí)間段T3期間反相電路110的輸出信號(hào)OUT的高電平Vtot3達(dá)到作為設(shè)置為理想的高電平的電壓的第二電壓Vdd。注意，在反相電路110中，輸入信號(hào)IN用作反相晶體管Qn」的柵極和源極之間所施加的柵源電壓vgs。即使輸入信號(hào)IN的高電平未達(dá)到第二電壓Vdd，反相電路110仍然可工作。具體地，如果在如圖12C的時(shí)序示意圖中所示的時(shí)間段T2期間輸入信號(hào)IN的電平高于反相晶體管Q10的閾值電壓Vtlo，那么反相電路110的輸出信號(hào)OUT的電壓從高電平變?yōu)榈碗娖?。因此，反相電?10也用作電平移位器。第五實(shí)施例 通過修改第四實(shí)施得到第五實(shí)施例。如同到目前為止所給出的用作第一至第四實(shí)施例的描述的描述一祥，以下描述說明根據(jù)第五實(shí)施例實(shí)現(xiàn)的、用作在掃描電路101的第ー級(jí)提供的自舉電路的自舉電路的配置以及該自舉電路執(zhí)行的操作。圖13是示出根據(jù)第五實(shí)施例實(shí)現(xiàn)的、用作在掃描電路101的第一級(jí)提供的自舉電路的自舉電路的典型配置的電路圖。除了在根據(jù)第五實(shí)施例的自舉電路情況下第一電壓供給線PS1與將第四晶體管Tr44的源極和漏極區(qū)中的特定一個(gè)連接至反相電路B41的輸入側(cè)的結(jié)點(diǎn)之間接著電壓變化抑制電容器C51之外，根據(jù)如圖13的電路圖中所示的第五實(shí)施例實(shí)現(xiàn)的自舉電路的配置與根據(jù)圖9的電路圖中所示的第四實(shí)施例實(shí)現(xiàn)的自舉電路的配置基本一致。由于根據(jù)第五實(shí)施例實(shí)現(xiàn)的自舉電路執(zhí)行的操作與如之前參考圖11的時(shí)序示意圖描述的根據(jù)第四實(shí)施例實(shí)現(xiàn)的自舉電路執(zhí)行的操作相一致，為了避免重復(fù)描述，省略根據(jù)第五實(shí)施例的自舉電路執(zhí)行的操作的描述。電壓變化抑制電容器C51用作用于吸收(absorb)出現(xiàn)在節(jié)點(diǎn)部分Q1上的電勢(shì)的變化的電容器。因此，可以使反相電路B41執(zhí)行的操作更加穩(wěn)定。結(jié)果，也可以使自舉電路執(zhí)行的操作更穩(wěn)定。第六實(shí)施例同樣通過修改第四實(shí)施例得到第六實(shí)施例。如同到目前為止所給出的用作第一至第五實(shí)施例的描述的描述一祥，以下描述說明根據(jù)第六實(shí)施例實(shí)現(xiàn)的、用作在掃描電路101的第一級(jí)提供的自舉電路的自舉電路的配置以及該自舉電路執(zhí)行的操作。圖14是示出根據(jù)第六實(shí)施例實(shí)現(xiàn)的、用作在掃描電路101的第一級(jí)提供的自舉電路的自舉電路的典型配置的電路圖。除了在根據(jù)第六實(shí)施例的自舉電路情況下第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)與將第四晶體管Tr44的源極和漏極區(qū)中的特定一個(gè)連接至反相電路B41的輸入側(cè)的結(jié)點(diǎn)之間接著旁路電容器C61之外，根據(jù)如圖14的電路圖中所示的第六實(shí)施例實(shí)現(xiàn)的自舉電路的配置與根據(jù)圖9的電路圖中所示的第四實(shí)施例實(shí)現(xiàn)的自舉電路的配置基本一致。注意，參考符號(hào)C44表示第四晶體管Tr44的柵極與第四晶體管Tr44的源極和漏極區(qū)中的特定一個(gè)之間的寄生電容器。由于根據(jù)第六實(shí)施例實(shí)現(xiàn)的自舉電路執(zhí)行的操作與如之前參考圖11的時(shí)序示意圖描述的根據(jù)第四實(shí)施例實(shí)現(xiàn)的自舉電路執(zhí)行的操作相一致，為了避免重復(fù)描述，省略根據(jù)第六實(shí)施例的自舉電路執(zhí)行的操作的描述。旁路電容器C61用作用于減小節(jié)點(diǎn)部分Q1處生成的作為時(shí)鐘信號(hào)CK1和CK2的電平突變之間的差異的差異的電容器。具體地，經(jīng)由寄生電容器C44抵達(dá)節(jié)點(diǎn)部分Q1的時(shí)鐘信號(hào)CK2的電平突變與經(jīng)由旁路電容器C61抵達(dá)節(jié)點(diǎn)部分Q1的時(shí)鐘信號(hào)CK1的電平突變相互抵消。結(jié)果，可以使自舉電路執(zhí)行的操作更穩(wěn)定。第七實(shí)施例第七實(shí)施例實(shí)現(xiàn)根據(jù)本發(fā)明第四模式提供的自舉電路。如同到目前為止所給出的用作第一至第六實(shí)施例的描述的描述ー樣，以下描述說明根據(jù)第七實(shí)施例實(shí)現(xiàn)的、用作在掃描電路101的第一級(jí)提供的自舉電路的自舉電路的配置以及該自舉電路執(zhí)行的操作。圖15是示出根據(jù)第七實(shí)施例實(shí)現(xiàn)的、用作在掃描電路101的第一級(jí)提供的自舉電路的自舉電路的典型配置的電路圖。以與根據(jù)之前描述的第一實(shí)施例提供的自舉電路相同的方式，根據(jù)第七實(shí)施例提供的自舉電路采用具有相同導(dǎo)電類型的第一晶體管Tr1、第二晶體管Tr2以及第三晶體管Tr3。同樣在第七實(shí)施例的情況下，導(dǎo)電類型是η溝道導(dǎo)電類型。圖16是示出與圖15的電路圖中所示自舉電路執(zhí)行的操作相關(guān)的信號(hào)的時(shí)序圖的模型的時(shí)序不意圖。
以與根據(jù)之前描述的第一實(shí)施例提供的自舉電路相同的方式，在根據(jù)第七實(shí)施例提供的自舉電路中(A-I)第一晶體管Tr1的源極和漏極區(qū)中的特定ー個(gè)與第二晶體管Tr2的源極和漏極區(qū)中的特定一個(gè)通過自舉電路的輸出部分OUT1相互連接；(Α-2)第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)連接至傳送具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定ー個(gè)的時(shí)鐘供給線(如圖15的電路圖中所示，在根據(jù)本發(fā)明第七實(shí)施例提供的自舉電路的情況下，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定一個(gè)是時(shí)鐘信號(hào)CK1)；(Α-3)第一晶體管Tr1的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)通過節(jié)點(diǎn)部分P1相互連接；(B-I)第二晶體管Tr2的源極和漏極區(qū)中的另外ー個(gè)連接至傳送第一預(yù)定電壓Vss(其被設(shè)置為OV的典型電勢(shì))的第一電壓供給線PS1 ；(C-I)第三晶體管Tr3的源極和漏極區(qū)中的另外ー個(gè)連接至傳送提供至該自舉電路的輸入信號(hào)IN1的信號(hào)供給線；(C-2)第三晶體管Tr3的柵極連接至傳送兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)的時(shí)鐘供給線(如圖15的電路圖中所示，在根據(jù)本發(fā)明的第七實(shí)施例提供的自舉電路的情況下，兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)是時(shí)鐘信號(hào)CK2);以及當(dāng)?shù)谌w管Tr3進(jìn)入截止?fàn)顟B(tài)時(shí)，將第一晶體管Tr1的柵極與第三晶體管Tr3的源極和漏極區(qū)中的特定ー個(gè)相互連接的節(jié)點(diǎn)部分P1進(jìn)入浮空狀態(tài)。在根據(jù)本發(fā)明第七實(shí)施例提供的自舉電路中第二晶體管Tr2的柵極連接至傳送具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的另外ー個(gè)(在該情況下其為時(shí)鐘信號(hào)CK2)的時(shí)鐘供給線；自舉電路配有至少ー個(gè)如下的電路部分所述電路部分為其每一個(gè)均采用具有與第一晶體管Tr1至第三晶體管Tr3相同的導(dǎo)電類型的第四晶體管Tr74和第五晶體管Tr75(在根據(jù)本發(fā)明第七實(shí)施例提供的自舉電路的情況下，第一晶體管Tr1至第三晶體管Tr3、第四晶體管Tr74和第五晶體管Tr75的導(dǎo)電類型都是η溝道導(dǎo)電類型)；在每ー個(gè)所述電路部分中(F-I)第四晶體管Tr74的柵極通過節(jié)點(diǎn)部分Q1連接至第五晶體管Tr75的源極和漏極區(qū)中的特定一個(gè)；以及(F-2)第五晶體管Tr75的源極和漏極區(qū)中的另外ー個(gè)連接至傳送輸入信號(hào)IN1的信號(hào)供給線；以及具有相互不同的相位的兩個(gè)時(shí)鐘信號(hào)中的特定ー個(gè)(在該情況下其為時(shí)鐘信號(hào)CK1)經(jīng)由在提供兩個(gè)時(shí)鐘信號(hào)中的特定一個(gè)的時(shí)鐘供給線與第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)之間串聯(lián)地第四晶體管Tr4而被提供至第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。根據(jù)本發(fā)明的第七實(shí)施例提供的自舉電路可配置為包含接在輸出部分0UTi與將第四晶體管Tr74的柵極連接至第五晶體管Tr75的源極和漏極區(qū)中的特定一個(gè)的節(jié)點(diǎn)部分Q1之間的、用作自舉輔助電容器的電容器Cb。如從圖15的電路圖中顯而易見的那樣，根據(jù)自舉電路的配置，同樣在采用了第四晶體管Tr74和第五晶體管Tr75的電路部分中發(fā)生了自舉操作。第四晶體管Tr74的柵極與第五晶體管Tr75的源極和漏極區(qū)中的特定ー個(gè)共同形成節(jié)點(diǎn)部分Q1，所述節(jié)點(diǎn)部分Q1在第五晶體管Tr75被置于截止?fàn)顟B(tài)時(shí)進(jìn)入浮空狀態(tài)。第四晶體管Tr74的源極和漏極區(qū)之一通過節(jié)·點(diǎn)部分R1連接至第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。第四晶體管Tr74的源極和漏極區(qū)中的另外ー個(gè)連接至傳送第一時(shí)鐘信號(hào)CK1的第一時(shí)鐘供給線。節(jié)點(diǎn)部分R1容易受第一時(shí)鐘信號(hào)CK1影響。因此，為了防止自舉輔助電容器Cb容易受到除了自舉操作之外的操作的影響，自舉輔助電容器Cb連接至輸出部分OUT1，而不是連接至節(jié)點(diǎn)部分も。如上所述，根據(jù)第七實(shí)施例提供的自舉電路具有包含在其每ー個(gè)之中均發(fā)生自舉操作的、并連的多個(gè)這種電路部分的配置。參考符號(hào)C74表示第四晶體管Tr74的柵極與第四晶體管Tr74中包含的源極和漏極區(qū)中的另外ー個(gè)(作為連接至傳送第一時(shí)鐘信號(hào)CK1的第一時(shí)鐘供給線的區(qū))之間的寄生電容器。另ー方面，參考符號(hào)C75表不第五晶體管Tr75的柵極與第五晶體管Tr75的源極和漏極區(qū)中的特定一個(gè)之間的寄生電容器。在第一實(shí)施例的描述中，通過參考圖3A和3B的圖考慮背景技術(shù)中的自舉電路中包含的寄生電容器說明了背景技術(shù)中的自舉電路執(zhí)行的操作。如前所述，在圖3A的電路圖中所示的自舉電路中，第一晶體管Tr1的柵極是節(jié)點(diǎn)部分P1的一部分，而第一時(shí)鐘信號(hào)CK1被提供給第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。第一晶體管Tr1的柵極通過寄生電容器C1電耦合于第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。例如，在圖3B的時(shí)序圖中所示的時(shí)間段T2和T6中，出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)在第一時(shí)鐘信號(hào)CK1的上升沿上升。如上所述，第一時(shí)鐘信號(hào)CK1被提供給第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。因此，如果出現(xiàn)在節(jié)點(diǎn)部分P1上的電勢(shì)非期望地上升至使得泄漏電流能夠流經(jīng)第一晶體管Tr1的量級(jí)的電平，那么第一時(shí)鐘信號(hào)CK1引起將出現(xiàn)在輸出部分OUT1上的電勢(shì)升高的泄漏電流。結(jié)果，產(chǎn)生了如下的問題在如圖3B的時(shí)序示意圖中所示的時(shí)間段T2和T6期間，不能夠把出現(xiàn)在輸出部分OUT1上的電勢(shì)維持為低電平在圖15的電路圖所示的自舉電路中，對(duì)于節(jié)點(diǎn)部分Q1，發(fā)生與之前參考圖3A的電路圖說明的現(xiàn)象(如對(duì)于節(jié)點(diǎn)部分P1發(fā)生的現(xiàn)象)相同的現(xiàn)象。在圖15的電路圖中所示的自舉電路的情況下，第四晶體管Tr74的柵極是節(jié)點(diǎn)部分Q1的一部分，而第一時(shí)鐘信號(hào)CK1被提供給第四晶體管Tr74的源極和漏極區(qū)之一。第四晶體管Tr74的柵極通過寄生電容器C74電耦合于第四晶體管Tr74的源極和漏極區(qū)的所述之一。例如，在圖16的時(shí)序示意圖所示的時(shí)間段T2和T6中，出現(xiàn)在節(jié)點(diǎn)部分Q1上的電勢(shì)在第一時(shí)鐘信號(hào)CK1的上升沿上升。
然而，在圖15的電路圖中所示的自舉電路中，與第一時(shí)鐘信號(hào)CK1的波動(dòng)相比較，除了自舉操作期間之外，出現(xiàn)在節(jié)點(diǎn)部分R1上的電勢(shì)的波動(dòng)相對(duì)較小。因此，由于出現(xiàn)在節(jié)點(diǎn)部分R1上的電勢(shì)的波動(dòng)所引起的傳播至節(jié)點(diǎn)部分P1的電平突變同樣也較小，因而與抑制出現(xiàn)在圖3A的電路圖中所示的自舉電路的節(jié)點(diǎn)部分P1上的電勢(shì)的變化相比，可以更好地抑制出現(xiàn)在圖15的電路圖中所示的自舉電路的節(jié)點(diǎn)部分P1上的電勢(shì)的變化。如上所述，也可以提供包含兩個(gè)或更多個(gè)如下電路部分的配置每ー個(gè)所述電路部分均采用具有與第一晶體管Tr1、第二晶體管Tr2和第三晶體管Tr3相同的導(dǎo)電類型(諸如，η溝道導(dǎo)電類型)的第四晶體管Tr74和第五晶體管Tr75。在這種配置中，甚至可以更好地抑制出現(xiàn)在圖15的電路圖中所示的自舉電路的節(jié)點(diǎn)部分P1上的電勢(shì)的變化。圖17是示出通過將采用第四晶體管Tr74A和第五晶體管Tr75A的電路部分添加至已包含采用如圖15的電路圖中所示的第四晶體管Tr74和第五晶體管Tr75的電路部分的配置中而得到的配置。在圖17的電路圖中所示的配置中，具有相同不同的相位的兩個(gè)時(shí)鐘信號(hào)CK1和CK2中的特定一個(gè)經(jīng)由相互串連的第四晶體管Tr74A和第五晶體管Tr75A而被提供至第一晶體管Tr1的源極和漏極區(qū)中的另外ー個(gè)。注意，為了簡單，圖17的電路圖以及隨后的圖未不出寄生電容器。同樣值得注意，根據(jù)第七實(shí)施例的自舉電路的配置可進(jìn)ー步配有除了根據(jù)圖4A的電路圖中所示的第一實(shí)施例的自舉電路中采用的電壓變化抑制電容器C11之外的電壓變化抑制電容器，或者進(jìn)ー步配有除了根據(jù)圖8A的電路圖中所示的第三實(shí)施例的自舉電路中采用的電壓變化抑制電容器C31之外的電壓變化抑制電容器。圖18A是示出如下配置的電路圖所述配置包含添加至根據(jù)圖15的電路圖中所示的第七實(shí)施例的自舉電路的、用作除了與根據(jù)圖4A的電路圖中所示的第一實(shí)施例提供的自舉電路中采用的電壓變化抑制電容器C11相對(duì)應(yīng)的電壓變化抑制電容器C11之外的電容器的另外的電壓變化抑制電容器C11A，而圖18B是示出如下配置的電路圖所述配置包含添加至根據(jù)圖15的電路圖中所示的第七實(shí)施例的自舉電路的、用作除了與根據(jù)圖8A的電路圖中所示的第三實(shí)施例提供的自舉電路中采用的電壓變化抑制電容器C31相對(duì)應(yīng)的電壓變化抑制電容器C31之外的電容器的另外的電壓變化抑制電容器C31A。目前為止已經(jīng)描述了本發(fā)明的優(yōu)選的第一至第七實(shí)施例。然而，本發(fā)明的范圍決不受限于這些實(shí)施例。每ー個(gè)均根據(jù)第一至第七實(shí)施例之一提供的每ー個(gè)自舉電路的結(jié)構(gòu)和配置僅僅是典型的并且因此可做適當(dāng)?shù)匦薷?。圖19是示出通過適當(dāng)?shù)亟M合第一至第七實(shí)施例的配置的特征而得到的自舉電路的典型配置的電路圖。如上所述，第一至第七實(shí)施例的每ー個(gè)之中所采用的每個(gè)晶體管都是η溝道型晶體管。然而，每個(gè)晶體管不必須是η溝道型晶體管。也就是說，每個(gè)晶體管都可以是P溝道型晶體管。如果在自舉電路的配置中每個(gè)晶體管都是P溝道型晶體管，那么在第一至第七實(shí)施例的每ー個(gè)之中，基本上均需要改變配置以使得第一電壓供給線PS1用于傳送第二電壓Vdd,而第二電壓供給線PS2用于傳送第一電壓Vss。圖20A是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)第一實(shí)施例在如圖4A的電路圖中所示的掃描電路101的第一級(jí)提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖20B是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖7A的電路圖中所示的第二實(shí)施例提供的自舉電路、相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖20C是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖8A的電路圖中所示的第三實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖21A是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖9的電路圖中所示的第四實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖21B是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖13的電路圖中所示的第五實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖21C是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖14的電路圖中所示的第六實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖22A是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖15的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖22B是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、同樣用作與根據(jù)如圖17的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖23A是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖18A的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖23B是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、同樣用作與根據(jù)如圖18B的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。圖24是示出由每ー個(gè)均構(gòu)建為P溝道型晶體管的晶體管所構(gòu)成的、用作與根據(jù)如圖19的電路圖中所示的第七實(shí)施例提供的自舉電路相對(duì)應(yīng)的自舉電路的自舉電路的典型配置的電路圖。
另外，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，依據(jù)設(shè)計(jì)的需要以及其它因素，只要其在所附權(quán)利要求書或其等效物的范圍之內(nèi)，可以發(fā)生各種修改、組合、子組分以及變更。
權(quán)利要求
1.ー種被配置為采用具有相同的導(dǎo)電類型的第一、第二、第三和第四晶體管的自舉電路，其中 (A-I)所述第一晶體管的源極和漏極區(qū)中的特定ー個(gè)與所述第二晶體管的源極和漏極區(qū)中的特定一個(gè)通過所述自舉電路的輸出部分相互連接； (A-2)所述第一晶體管的源極和漏極區(qū)中的另外ー個(gè)連接到傳送具有彼此不同相位的兩個(gè)時(shí)鐘信號(hào)中的特定ー個(gè)的時(shí)鐘供給線； (A-3)所述第一晶體管的柵極與所述第三晶體管的源極和漏極區(qū)中的特定ー個(gè)通過節(jié)點(diǎn)部分相互連接； (B-I)所述第二晶體管的所述源極和漏極區(qū)中的另外ー個(gè)連接至傳送第一預(yù)定電壓的第一電壓供給線； (C-I)所述第三晶體管的所述源極和漏極區(qū)中的另外ー個(gè)與傳送供給所述自舉電路的輸入信號(hào)的信號(hào)供給線相連接； (C-2)所述第三晶體管的柵極連接至傳送所述兩個(gè)時(shí)鐘信號(hào)中的另外ー個(gè)的時(shí)鐘供給線； 當(dāng)所述第三晶體管進(jìn)入截止?fàn)顟B(tài)時(shí)，將所述第一晶體管的所述柵極與所述第三晶體管的所述源極和漏極區(qū)中的所述特定ー個(gè)彼此連接的所述節(jié)點(diǎn)部分進(jìn)入浮空狀態(tài)； (E-1)所述第四晶體管的源極和漏極區(qū)中的特定一個(gè)通過結(jié)點(diǎn)連接至反相電路的輸入偵牝該反相電路的輸出側(cè)連接至所述第二晶體管的所述柵扱； (E-2)所述第四晶體管的所述源極和漏極區(qū)中的另外ー個(gè)連接至所述輸入供給線；以及 (E-3)所述第四晶體管的柵極連接至傳送兩個(gè)時(shí)鐘信號(hào)中的所述另外一個(gè)的所述時(shí)鐘供給線。
2.根據(jù)權(quán)利要求I所述的自舉電路，其中，在所述第一電壓供給線與將所述第四晶體管的源極和漏極區(qū)的所述特定一個(gè)連接至所述反相電路的所述輸入側(cè)的所述結(jié)點(diǎn)之間提供電壓變化抑制電容器。
3.根據(jù)權(quán)利要求I所述的自舉電路，其中，在所述第一晶體管的所述源極和漏極區(qū)的所述另外一個(gè)與將所述第四晶體管的所述源極和漏極區(qū)的所述特定一個(gè)連接至所述反相電路的所述輸入側(cè)的所述結(jié)點(diǎn)之間提供電壓變化抑制電容器。
全文摘要
此處公開的是被配置為采用相同的導(dǎo)電類型的第一、第二和第三晶體管的自舉電路，其中當(dāng)?shù)谌w管進(jìn)入截止?fàn)顟B(tài)時(shí)，將第一晶體管的柵極與第三晶體管的源極和漏極區(qū)中的特定一個(gè)相互連接的節(jié)點(diǎn)部分進(jìn)入浮空狀態(tài)；第二晶體管的柵極連接至傳送兩個(gè)時(shí)鐘信號(hào)中的另外一個(gè)的時(shí)鐘供給線；以及在所述節(jié)點(diǎn)部分與第一電壓供給線之間提供電壓變化抑制電容器。
文檔編號(hào)H03K19/017GK102684672SQ20121017419
公開日2012年9月19日 申請(qǐng)日期2009年2月9日 優(yōu)先權(quán)日2008年2月8日
發(fā)明者甚田誠一郎 申請(qǐng)人:索尼株式會(huì)社