專利名稱：一種超高精度數(shù)?；旌蟘mos可編程時(shí)鐘延時(shí)控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于可編程延時(shí)器技術(shù)領(lǐng)域，具體涉及一種超高精度數(shù)?；旌螩MOS可編 程時(shí)鐘延時(shí)控制器。
背景技術(shù)：
超高精度可編程延時(shí)器是3D光飛行時(shí)間距離圖像傳感器、單光子保密通訊、激光 約束核聚變控制、脈沖激光測(cè)距、高速數(shù)據(jù)采集、精密電子測(cè)量、內(nèi)存老化測(cè)試等許多高新 科技及系統(tǒng)中的核心器件之一。例如，在基于光飛行時(shí)間3D距離圖像傳感器系統(tǒng)中，傳感 器控制系統(tǒng)通過(guò)控制相機(jī)上的參考LED光源在特定時(shí)刻發(fā)射一定頻率范圍的光波到被攝 物上，經(jīng)被攝物表面各點(diǎn)反射后的反射光，由相機(jī)物鏡聚焦后到達(dá)CCD或CMOS圖像傳感器 并檢出，通過(guò)測(cè)量圖像傳感器各像素點(diǎn)的發(fā)射光與反射光之間的時(shí)間差，就可以計(jì)算出被 攝物表面各點(diǎn)與相機(jī)的距離，從而獲得被攝物的3D影像信息。為測(cè)量發(fā)射光與反射光的時(shí) 間差，需要對(duì)LED光源的發(fā)光時(shí)鐘信號(hào)和圖像傳感器的各像素的電荷傳輸采集延時(shí)時(shí)鐘信 號(hào)進(jìn)行精確地控制。由于光速約為30萬(wàn)公里/秒，光在Icm距離內(nèi)的往返時(shí)間約為60ps，因 此，要使3D光飛行時(shí)間距離傳感器具有Icm的距離精度，必須要求延時(shí)器的延時(shí)達(dá)到60ps 以下的超高精度。同時(shí)，為了消除或減少信號(hào)傳輸延時(shí)、干擾和功耗，需要將延時(shí)器電路與 圖像傳感器檢測(cè)電路集成在單一芯片中，以實(shí)現(xiàn)延時(shí)器的超高精度、可編程、小體積、低功 耗、低成本及單芯片化?，F(xiàn)有的實(shí)現(xiàn)高精度可編程延時(shí)所采用的技術(shù)方案可分為數(shù)字式和模擬式兩大類。 其中，數(shù)字式可編程延時(shí)方案包括基于時(shí)鐘計(jì)數(shù)技術(shù)、基于直接頻率合成(DDFS)技術(shù)以及 基于延遲線技術(shù)等幾種方式。(1)基于時(shí)鐘計(jì)數(shù)技術(shù)
基于時(shí)鐘計(jì)數(shù)技術(shù)的延時(shí)控制是利用微處理器或可編程器件的系統(tǒng)時(shí)鐘周期作為計(jì) 數(shù)單位和輸入時(shí)鐘的采樣周期，通過(guò)對(duì)輸入時(shí)鐘進(jìn)行采樣存儲(chǔ)，當(dāng)計(jì)數(shù)器到達(dá)預(yù)設(shè)的數(shù)值 后輸出該存儲(chǔ)的時(shí)鐘信號(hào)，從而實(shí)現(xiàn)延時(shí)的目的，延時(shí)的時(shí)間就是系統(tǒng)周期乘以計(jì)數(shù)器預(yù) 設(shè)的數(shù)值，延時(shí)精度最高為系統(tǒng)的時(shí)鐘周期。(2 )基于直接頻率合成(DDFS )技術(shù)
基于DDFS技術(shù)的延時(shí)控制是利用壓控振蕩器對(duì)輸入時(shí)鐘信號(hào)進(jìn)行倍頻，然后通過(guò)數(shù) 字移相器對(duì)倍頻后的信號(hào)進(jìn)行移相后再進(jìn)行分頻輸出，并通過(guò)鎖相環(huán)PLL實(shí)現(xiàn)輸入時(shí)鐘信 號(hào)的頻率與分頻輸出的頻率一致，從而實(shí)現(xiàn)延時(shí)輸出。延時(shí)的精度由VCO的振蕩頻率決定。 例如，要實(shí)現(xiàn)IOps的延時(shí)精度，則要求VCO的最高輸出頻率及系統(tǒng)的時(shí)鐘頻率必須大于等 于IOOGHz的超高頻率。(3)基于延遲線技術(shù)
基于延遲線的延時(shí)控制技術(shù)中，根據(jù)延遲線的類型可分為門電路延遲線型和壓控延遲 線(VCDL)型兩種。(a)門電路延遲線型門電路延遲線型延時(shí)控制主要由可編程延遲線及延遲鎖定環(huán)構(gòu)成。其延遲線是由一系 列由門電路(如多路復(fù)用器)構(gòu)成的延時(shí)單元串聯(lián)而成，由于任何一個(gè)門電路都有一個(gè)與工 藝及線路相關(guān)的固定傳輸延遲，通過(guò)選擇器選擇不同數(shù)量的延遲單元的串聯(lián)組合，就可以 實(shí)現(xiàn)不同的延遲時(shí)間，并通過(guò)延遲鎖定環(huán)DLL實(shí)現(xiàn)輸出時(shí)鐘信號(hào)頻率對(duì)輸入時(shí)鐘信號(hào)頻率 的鎖定。這種延時(shí)方式的延時(shí)范圍由延時(shí)單元的數(shù)目決定，延時(shí)精度就是各延時(shí)門電路的 固定傳輸延遲時(shí)間，由所采用的CMOS工藝決定的。例如，對(duì)于典型的0. 35μπι的CMOS工藝， 延時(shí)精度約為200ps。要獲得更高的延時(shí)精度，可以采用更高端的CMOS加工工藝。(b )壓控延遲線(VCDL )型
VCDL型延時(shí)控制以Maxim公司(原Dallas Semiconductor公司)的DS1135芯片為代 表，延遲精度可達(dá)Ins級(jí)。它主要由壓控延遲線(V⑶L)和補(bǔ)償控制電路構(gòu)成。V⑶L實(shí)際上相 當(dāng)于一個(gè)延遲時(shí)間反比于電源電壓的反向邏輯門，通過(guò)改變反向門的供電電壓(也即VCDL 的控制電壓)就可實(shí)現(xiàn)可編程延時(shí)的目的。補(bǔ)償控制電路主要是由一個(gè)延時(shí)鎖定環(huán)(DLL)、 參考電壓源(或電流源)、開(kāi)關(guān)電容型頻控電阻構(gòu)成。補(bǔ)償控制電路的作用有3個(gè)
i).補(bǔ)償由于工藝、溫度和電壓引起的延遲偏差；
ii).測(cè)量延遲時(shí)間，將延遲時(shí)間通過(guò)基于V⑶L的壓控振蕩器(VCO)轉(zhuǎn)換為頻率，再通 過(guò)開(kāi)關(guān)電容型頻控電阻轉(zhuǎn)換為電平信號(hào)反饋到比較器與參考電壓比較，其偏差電壓經(jīng)濾波 后作為VCO的控制電壓，從而使控制電壓(也即延遲時(shí)間)隨參考電壓可編程變化；
iii).用上述獲得的控制電壓同時(shí)控制其他的一個(gè)或多個(gè)VCDL，就可得到一路或多路 延遲輸出。這種方式的延時(shí)范圍由VCDL的控制電壓范圍決定，延時(shí)精度由VCO的輸出振蕩頻 率決定(等于振蕩周期的一半)。要獲得高的延時(shí)精度，可使用高頻VC0。延時(shí)的線性度由 VCO輸出頻率與控制電壓間的線性度決定。(4)模擬式延時(shí)技術(shù)
模擬式可編程延時(shí)技術(shù)主要是基于斜坡信號(hào)觸發(fā)回路及電壓比較回路的組合，采用這 種方式實(shí)現(xiàn)延時(shí)的以美國(guó)AD公司的AD9501可編程延時(shí)發(fā)生器為代表，能夠?qū)崿F(xiàn)IOps級(jí)的 延時(shí)精度。它通過(guò)觸發(fā)器觸發(fā)連接在電壓比較器負(fù)輸入端的斜坡信號(hào)發(fā)生器，使得電壓比 較器的負(fù)輸入端的電位沿斜坡軌跡開(kāi)始衰減下降。電壓比較器的正輸入端的電位由數(shù)字輸 入經(jīng)DA轉(zhuǎn)換器變成的模擬信號(hào)電位決定。經(jīng)過(guò)一定時(shí)間的衰減，當(dāng)比較器的負(fù)輸入端電位 下降到地獄正輸入端電位時(shí)，比較器狀態(tài)翻轉(zhuǎn)，輸出高電平信號(hào)，從而實(shí)現(xiàn)延時(shí)輸出。輸出 高電平持續(xù)時(shí)間由復(fù)位信號(hào)決定，當(dāng)出現(xiàn)復(fù)位信號(hào)時(shí)，斜坡信號(hào)發(fā)生器復(fù)位，比較器停止輸 出高電平。這種方式的延時(shí)精度由斜坡發(fā)生器生成的斜坡信號(hào)的衰減率及數(shù)字輸入的位數(shù) 決定
上述這些技術(shù)都存在著各自的缺點(diǎn)，主要表現(xiàn)在延時(shí)精度低、功耗大、成本高、體積 大、實(shí)現(xiàn)困難等方面，具體說(shuō)明如下
(1)基于時(shí)鐘計(jì)數(shù)技術(shù)的延時(shí)控制中，由于延時(shí)的精度都是由系統(tǒng)時(shí)鐘周期決定，要 獲得超高的延時(shí)精度和超高頻的系統(tǒng)時(shí)鐘，需要超高性能的微處理器或可編程器件，因而 成本高、體積大、功耗大。而且以目前的工藝和技術(shù)水準(zhǔn)，最高端的單個(gè)處理器和可編程器 件的系統(tǒng)時(shí)鐘頻率不超過(guò)3GHz，最多也只能實(shí)現(xiàn)約300ps的延時(shí)精度。(2)基于直接頻率合成(DDFS)技術(shù)的延時(shí)精度取決于VCO的振蕩頻率，要獲得超高頻的VC0，需要采用高端的CMOS加工工藝，因而成本高、功耗大。與基于時(shí)鐘計(jì)數(shù)技術(shù)類 似，以目前的工藝和技術(shù)水準(zhǔn)，VCO的振蕩頻率很難做到超過(guò)IOGHz，無(wú)法實(shí)現(xiàn)IOOps級(jí)以下 的延時(shí)精度。(3)門電路延遲線型延時(shí)技術(shù)的延時(shí)精度由延時(shí)門電路的傳輸延遲決定，要得到 小的傳輸延遲，同樣也需要高端的CMOS加工工藝，因而成本高，且以目前的工藝水平，難以 實(shí)現(xiàn)IOOps級(jí)以下的精度。此外，由于可編程能力由其擁有的延時(shí)單元的數(shù)量決定，例如， 要實(shí)現(xiàn)IObit的可編程范圍，則需要在芯片上嵌入1024個(gè)延時(shí)單元，因而電路規(guī)模大，增加 了系統(tǒng)的成本和功耗。(4)以Maxim公司的DS1135芯片為代表的壓控延遲線(V⑶L)型延時(shí)技術(shù)的缺點(diǎn) 與基于DDFS的延時(shí)技術(shù)類似，也需要超高頻VC0，采用高端的CMOS工藝，成本高、功耗大，且 難以實(shí)現(xiàn)IOOps級(jí)以下的延時(shí)精度。此外，其輸入數(shù)值與輸出延時(shí)之間的線性度受VCO的 控制電壓與輸出頻率之間線性度的限制。(5)以美國(guó)AD公司的AD9501可編程延時(shí)發(fā)生器為代表的模擬式可編程延時(shí)技術(shù) 雖然可達(dá)IOps級(jí)延時(shí)精度，但該方案的缺點(diǎn)是延時(shí)器不是對(duì)某個(gè)單一的輸入時(shí)鐘信號(hào)進(jìn) 行延時(shí)，而是由一個(gè)觸發(fā)信號(hào)觸發(fā)后開(kāi)始延時(shí)輸出一個(gè)脈沖，并由復(fù)位信號(hào)決定輸出脈沖 的結(jié)束。其輸出時(shí)鐘信號(hào)的上升沿的延時(shí)由輸入數(shù)值可編程控制，而下降沿的延時(shí)是由組 成該電路元器件、線路以及采用的CMOS工藝決定的一個(gè)固定值，不可編程控制，因此，其輸 出不能對(duì)某個(gè)輸入時(shí)鐘信號(hào)的波形進(jìn)行復(fù)制。此外，前述的DS1135和AD9501已是芯片級(jí)產(chǎn)品，一經(jīng)成品后，其精度等級(jí)就固定 不再可調(diào)，而且在使用上也不再能與其他CMOS集成電路集成為單一芯片，難以實(shí)現(xiàn)系統(tǒng)的 小體積、低成本和低功耗。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種基于新型的壓控延時(shí)器(VCD)及PID閉環(huán)控制的數(shù)模 混合式可編程延時(shí)控制解決方案，以滿足超高精度(IOps級(jí)以下)、小體積、低成本、低功耗、 可編程、延時(shí)精度可自定義、實(shí)現(xiàn)簡(jiǎn)單方便、不需要高頻時(shí)鐘、不需要高端CMOS工藝、以及 容易與其它CMOS電路集成為單芯片等方面的要求。首先，本發(fā)明提出一種新型的超高精度CMOS壓控時(shí)鐘延時(shí)器(V⑶)電路。在此基 礎(chǔ)上，提出一種基于PID閉環(huán)控制的超高精度可編程數(shù)模混合CMOS延時(shí)控制器，以實(shí)現(xiàn)低 成本、低功耗、小體積、穩(wěn)定、線性、超高精度(IOps以下)的可編程延時(shí)。發(fā)明內(nèi)容主要包括3個(gè)部分
(1)超高精度壓控延時(shí)器(Voltage-Controlled Delay, VCD) 本發(fā)明的超高精度CMOS壓控延時(shí)器的電路，其電路原理圖如圖1所示，主要由 四個(gè)結(jié)構(gòu)參數(shù)相同的NMOS管附 N4、四個(gè)結(jié)構(gòu)參數(shù)相同的PMOS管Pl>4、一個(gè)內(nèi)置 電容C、一個(gè)壓控電流鏡及一個(gè)電壓比較器組成。其中，第一 NMOS管m的柵極與 源極相連并接到第一 PMOS管Pl的源極和第二 PMOS管P2的柵極(圖1中第三節(jié)點(diǎn)
Θ )，第二 NMOS管Ν2的柵極與源極相連并接到第一 PMOS管Pl的柵極和第二 PMOS管Ρ2的源極(圖1中第四節(jié)點(diǎn)⑨),從而形成兩個(gè)相互交叉的電流源(4、i5)0第三NMOS管N3與
第三PMOS管P3的源極相連，第四NMOS管N4與第四PMOS管P4的源極相連，第四NMOS管 N4與第三PMOS管P3的柵極連接至輸入時(shí)鐘CKI，第三NMOS管N3與第四PMOS管P4的柵 極經(jīng)反相器連接至輸入時(shí)鐘CKI，從而形成兩個(gè)受輸入時(shí)鐘CKI控制的電流旁路ij3、I6)。
電容C的一端與第一 PMOS管P1、第三PMOS管P3的漏極相連(圖1中第一節(jié)點(diǎn)①)，另一端
與第二 PMOS管P2、第四PMOS管P4的漏極相連(圖1中第二節(jié)點(diǎn)②)，通過(guò)壓控電流鏡對(duì)C
進(jìn)行充、放電。第三節(jié)點(diǎn)③與第四節(jié)點(diǎn)⑨連接到電壓比較器上，由比較器輸出延時(shí)時(shí)鐘信號(hào) CKO。該V⑶的工作原理分析如下壓控電流鏡的電流i7、厶相同且由PMOS的柵極控制 電壓Vc控制，在忽略不考慮溝道長(zhǎng)度調(diào)制效應(yīng)的情況下，其電流大小近似為
(O
式中從為反型層中電子遷移率，為柵極氧化層單位面積電容，W、L分別為MOS 管的柵極的寬度和長(zhǎng)度，Vtk為閥值電壓。當(dāng)CKI為高電平“ 1 ”時(shí),第一 NMOS管Ni、第二 NMOS管N2、第三NMOS管N3、第 一 PMOS管Pl、第三PMOS管P3導(dǎo)通，第四NMOS管N4、第二 NMOS管P2、第四PMOS管P4截
止，流過(guò)的電流i3、 4匯聚到第一節(jié)點(diǎn)①后，一路I1經(jīng)壓控電流源到達(dá)地極，另一路i2經(jīng)
電容C和壓控電流源到達(dá)地極，且兩電流近似相等，電流i2對(duì)C進(jìn)行充電。由于第一 PMOS
管Pl導(dǎo)通，第三節(jié)點(diǎn)③處的電位低于第四節(jié)點(diǎn)O)處電位，因此電壓比較器的輸出CKO為低
電平“0”。在電流i2對(duì)電容C進(jìn)行充電期間，第一節(jié)點(diǎn)①處電位保持不變，第二節(jié)點(diǎn)②處 的電位逐漸降低，當(dāng)降低到一定值的時(shí)候，第二 PMOS管P2的源柵電壓Ves大于第二 PMOS管 P2的閥值電壓VTh，第二 PMOS管P2轉(zhuǎn)為導(dǎo)通狀態(tài)，第四節(jié)點(diǎn)⑨處的電位下降，從而使第一
PMOS管Pl截止，第三節(jié)點(diǎn)@處的電位上升，變成高于第四節(jié)點(diǎn) 處的電位，電壓比較器的
輸出CKO為高電平“1”。此狀態(tài)保持，直到輸入CKI由高電平變?yōu)榈碗娖綍r(shí)，第一 NMOS管 m、第二 NMOS管N2、第四NMOS管N4、第二 PMOS管P2、第四PMOS管P4導(dǎo)通，第三NMOS管
N3、第一 PMOS管P1、第三PMOS管P3截止，電容C的第一節(jié)點(diǎn)①端開(kāi)始放電，放電電流與上
6述的充電電流相同，仍然為i。由于第二節(jié)點(diǎn)②處電位保持不變，故第一節(jié)點(diǎn)①處的電位逐 漸降低，直到第一 PMOS管Pl的源柵電壓Ves大于第一 PMOS管Pl的閥值電壓VTh，第一 PMOS 管Pl轉(zhuǎn)為導(dǎo)通狀態(tài)，第三節(jié)點(diǎn)③處的電位下降，從而使第二 PMOS管P2截止，第四節(jié)點(diǎn)
處的電位高于第三節(jié)點(diǎn)③處，電壓比較器的輸出CKO為高電平“0”。此狀態(tài)保持，直到輸入
CKI又由低電平變?yōu)楦唠娖健Ｈ绱酥芏鴱?fù)始，這樣，電壓比較器的輸出信號(hào)總是滯后于CKI 一段時(shí)間，其延時(shí)時(shí)間近似由PMOS管P1、PM0S管P2的導(dǎo)通電壓、電容C及充、放電 電流i決定，即
由式(1)可知，充、放電電流由控制電壓VC決定，因此，
(3)
由于第一 PMOS管PI、第二 PMOS管P2導(dǎo)通電壓和電容C固定不變，因此延時(shí)時(shí)間僅由 控制電壓VC決定，通過(guò)改變VC就可改變延時(shí)時(shí)間，而與輸入信號(hào)的頻率及占空比無(wú)關(guān)。(2)超高精度線性可編程移相器
從上面分析可知，上述新型超高精度壓控延時(shí)器VCD的延時(shí)時(shí)間與控制電壓為非線性 關(guān)系，為使輸入的數(shù)字信號(hào)與延時(shí)線性化，本發(fā)明提出了一種基于PID的閉環(huán)控制結(jié)構(gòu)，其 控制框圖如圖2所示，即前述的超高精度壓控延時(shí)器VCD上加PID控制器、D/A轉(zhuǎn)換器DAC、 鑒相器和低通濾波器組成。工作方式(即連接關(guān)系)為數(shù)字輸入通過(guò)D/A轉(zhuǎn)換器DAC轉(zhuǎn)換 成模擬信號(hào)VIN后，經(jīng)PID控制器輸入到壓控延時(shí)器VCD的控制電壓輸入端，在該電壓的控 制下，將輸入時(shí)鐘信號(hào)CKI進(jìn)行延時(shí)后輸出，參考時(shí)鐘與經(jīng)VCD延時(shí)的CKO信號(hào)之間的相位 差由鑒相器檢出，經(jīng)低通濾波后與DAC的輸出進(jìn)行比較，二者的誤差信號(hào)經(jīng)PID控制器處理 后送到VCD的控制電壓輸入端。反饋循環(huán)控制的最終結(jié)果是第二節(jié)點(diǎn)②處的電壓隨時(shí)跟蹤 第一節(jié)點(diǎn)φ處電壓的變化，使二者電位相同。由于第一節(jié)點(diǎn)Φ處電壓是輸入數(shù)值N經(jīng)D/A轉(zhuǎn) 換后的模擬量，與N成正比，而第二節(jié)點(diǎn)②處的電壓是輸入時(shí)鐘信號(hào)與延時(shí)輸出信號(hào)之間的 相位差的直流分量，與相位差成正比，因此，輸出延時(shí)相位差與數(shù)字輸入N成正比，從而達(dá) 到線性化的目的。系統(tǒng)的延遲時(shí)間為
式中ΑΤ·為延時(shí)器最大延時(shí)時(shí)間，ΔΓλ為延時(shí)器最小延時(shí)時(shí)間力數(shù)字輸入的位數(shù)(bit數(shù))，M為輸入的數(shù)字量(十進(jìn)制)。該系統(tǒng)延時(shí)分辨率為
(3)與輸入時(shí)鐘無(wú)關(guān)的超高精度線性可編程延時(shí)控制器
由于上述超高精度線性可編程移相器電路中鑒相器的輸出是相位差Δ5，輸入與延 時(shí)輸出之間的相位差與數(shù)字輸入值為線性關(guān)系，理想情況下的移相的范圍為O <Δ5<ττ 。對(duì)于有些應(yīng)用，如前面提到的3D光飛行時(shí)間距離圖像傳感器，需要得到精確的時(shí)間延 遲，而不是相位。在輸入時(shí)鐘信號(hào)的占空比為1:1的條件下，相位差與延時(shí)時(shí)間的關(guān)系為 Μ = Αθ 2^ 為輸入時(shí)鐘信號(hào)的頻率，也即上述系統(tǒng)實(shí)際的延時(shí)時(shí)間Δ 與輸入信號(hào)的
頻率/及占空比相關(guān)。為得到一個(gè)與輸入信號(hào)無(wú)關(guān)的精確延時(shí)時(shí)間，本發(fā)明提出采用兩個(gè) 相同的壓控延時(shí)器VCDl和VCD2的結(jié)構(gòu)方案，系統(tǒng)示意圖參見(jiàn)圖3所示。即由前述的高精度 線性可編程移相器再加一個(gè)前述的高精度壓控延時(shí)器組成，增加的高精度壓控延時(shí)器受原 高精度壓控延時(shí)器的控制電壓VC的控制。具體說(shuō)，由第一超高精度壓控延時(shí)器VCD1、PID 控制器、D/A轉(zhuǎn)換器DAC、鑒相器和低通濾波器再加上第二超高精度壓控延時(shí)器VCD2組成； 第二超高精度壓控延時(shí)器VCD2受第一超高精度壓控延時(shí)器VCDl的控制電壓VC控制。其 中，第一壓控延時(shí)器VCDl的輸入為一個(gè)頻率和占空比均不變的穩(wěn)定的參考時(shí)鐘信號(hào)CKR， 通過(guò)PID循環(huán)控制，獲得一個(gè)與數(shù)字輸入相關(guān)的控制電壓VC。由于參考時(shí)鐘信號(hào)CKR的頻 率和占空比均固定不變，因此，控制電壓VC的值僅與數(shù)字輸入的值相關(guān)，第一壓控延時(shí)器 VCDl對(duì)參考時(shí)鐘的延時(shí)時(shí)間也僅與數(shù)字輸入值成正比。由于壓控延時(shí)器VCD的延時(shí)時(shí)間只 與VC相關(guān)，與輸入時(shí)鐘信號(hào)的頻率及占空比無(wú)關(guān)，因此用第一壓控延時(shí)器VCDl的控制電壓 VC控制一個(gè)與第一壓控延時(shí)器V⑶1完全相同的第二壓控延時(shí)器V⑶2，其對(duì)輸入時(shí)鐘CKI 延時(shí)時(shí)間隨時(shí)精確地復(fù)制第一壓控延時(shí)器VCDl對(duì)固定參考時(shí)鐘CKR的延時(shí)時(shí)間，從而獲得 一個(gè)線性化的與輸入信號(hào)無(wú)關(guān)的精確時(shí)間延時(shí)。該系統(tǒng)的延遲時(shí)間為
式中腿_聽(tīng)為第一壓控延時(shí)器的最大延時(shí)時(shí)間，ΔΤ*·為第一壓控延時(shí)器的最 小延時(shí)時(shí)間，當(dāng)控制電壓VC的范圍一定時(shí)，ΔΤ^-^^ρΔΤ-」·僅由第一壓控延時(shí)器的參
考輸入時(shí)鐘頻率決定，而與第二壓控延時(shí)器的輸入信號(hào)無(wú)關(guān)。因此，當(dāng)?shù)谝粔嚎匮訒r(shí)器的參 考輸入也固定不變時(shí)，系統(tǒng)的延時(shí)時(shí)間就僅與輸入的數(shù)字量N成正比。該系統(tǒng)的延時(shí)分辨率為


圖1.新型超高精度CMOS壓控延時(shí)器(V⑶)電路圖。
圖2.超高精度線性可編程移相器原理圖。
圖3.與輸入時(shí)鐘無(wú)關(guān)的超高精度線性可編程延時(shí)控制器原理圖。
圖4.超高精度VCD參考實(shí)施電路圖。
圖5.(a) V⑶延時(shí)仿真結(jié)果，(b) V⑶延時(shí)仿真局部放大圖。
圖6.VCD控制電壓與延遲時(shí)間特性曲線。
圖7.超高精度線性可編程移相器參考實(shí)施電路圖。
圖8.超高精度線性可編程移相器仿真結(jié)果。
圖9.輸入數(shù)值N與VIN、VC及輸出延時(shí)之間的特性曲線。
圖10.延遲時(shí)間與輸入時(shí)鐘無(wú)關(guān)的超高精度線性可編程延時(shí)控制器仿真結(jié)果
具體實(shí)施例方式超高精度壓控延時(shí)器VCD的參考實(shí)施電路如圖4所示，由第五PMOS管P5、第六 PMOS管P6組成一個(gè)簡(jiǎn)單的壓控電流鏡，第五NMOS管N5、第六NMOS管N6、第七PMOS管P7、 第八PMOS管P8組成一個(gè)電壓比較器。圖5為利用Tarmer公司的T-Spice對(duì)該壓控延時(shí)器V⑶的仿真結(jié)果，仿真條件 為電源電壓為5V，采用0. 6 μ m標(biāo)準(zhǔn)CMOS工藝仿真庫(kù)，電容C為0. 5pF，控制電壓VC可變 范圍為2.CT4.0V，輸入時(shí)鐘信號(hào)頻率為10MHz，占空比為1:1。圖6表示出了該壓控延時(shí)器 VCD控制電壓VC與延時(shí)之間的關(guān)系曲線。從仿真結(jié)果可看出，在上述條件下，延時(shí)器的最 小延時(shí)約為4. 3ns,最大延時(shí)約為6. Sns0如果控制信號(hào)為8位數(shù)字輸入，經(jīng)過(guò)D/A轉(zhuǎn)換器 變?yōu)?. (Γ4. OV的控制電壓V。，則平均延時(shí)分辨率可達(dá)到約lOps/LSB。若采用10位數(shù)字輸 入，則平均延時(shí)分辨率可達(dá)2. 5ps/LSB的超高精度。超高精度線性可編程移相器的參考實(shí)施電路參見(jiàn)圖7所示，其中與門Xl和非門X2 組成一個(gè)簡(jiǎn)單的鑒相器，運(yùn)放1的作用是阻抗匹配和信號(hào)放大，運(yùn)放2/3組成了一個(gè)的PI 控制器，參考電壓Vref的作用是進(jìn)行電位調(diào)節(jié)，以便使壓控延時(shí)器VCD內(nèi)部的NMOS管工作 在飽和導(dǎo)通狀態(tài)。圖8和圖9是該超高精度線性可編程移相器用T-Spice進(jìn)行仿真的結(jié)果，輸入信 號(hào)的頻率為10MHz，放大器1處的放大倍數(shù)為5，輸入數(shù)值N的位數(shù)為8 bit。從特性圖中可 以看出，輸出的時(shí)鐘信號(hào)CKO的延時(shí)時(shí)間與輸入的數(shù)值量N成正比的關(guān)系，達(dá)到了線性化的 目的。圖10為延遲時(shí)間與輸入時(shí)鐘無(wú)關(guān)的超高精度線性可編程延時(shí)控制器的仿真結(jié) 果，參考時(shí)鐘CKR的周期為IOOns (即頻率為10MHz)，輸入信號(hào)CKI的周期為60ns，輸入數(shù) 值為N=40H (十進(jìn)制為64)。從仿真結(jié)果可以看出，V⑶1對(duì)參考信號(hào)的延遲時(shí)間等于V⑶2 對(duì)輸入信號(hào)的時(shí)間(此處均為約5. 04ns),即延時(shí)時(shí)間由輸入數(shù)值N和參考時(shí)鐘CKR的頻 率決定，與CKI無(wú)關(guān)，與期望一致。本系統(tǒng)的特點(diǎn)
1 采用PID控制和反饋閉環(huán)控制方案，很容易實(shí)現(xiàn)分辨率為IOps級(jí)以下的超高精度 時(shí)間延時(shí)。
2 延時(shí)精度和范圍可通過(guò)改變參考時(shí)鐘信號(hào)CKR的頻率或占空比來(lái)調(diào)整，可滿 足不同的應(yīng)用需求，用戶自定義簡(jiǎn)單方便。3輸出時(shí)鐘信號(hào)準(zhǔn)確復(fù)制輸入時(shí)鐘的波形(頻率和占空比)。4延時(shí)時(shí)間與數(shù)字輸入值成正比(線性)，且與輸入時(shí)鐘信號(hào)CKI無(wú)關(guān)。5不需要高頻系統(tǒng)時(shí)鐘。本次仿真參考時(shí)鐘頻率采用的是10MHz，這用普通的晶 振就可以很容易實(shí)現(xiàn)。由于是在非高頻狀態(tài)下工作，因此系統(tǒng)功耗低。6 整個(gè)系統(tǒng)采用的是常規(guī)的數(shù)?；旌螩MOS集成電路模塊，包括MOS管、邏輯門、 D/A轉(zhuǎn)換器、電阻、電容、放大器等，可采用常規(guī)的數(shù)?；旌螩MOS加工工藝制作(如0. 6 μ m)， 實(shí)現(xiàn)容易，成本低。7 不需要微處理器、可編程器件和高端的CMOS加工工藝，很容易實(shí)現(xiàn)與其它 CMOS系統(tǒng)的單芯片集成。8 電路規(guī)模小，功耗小、成本低。
權(quán)利要求
一種超高精度CMOS壓控時(shí)鐘延時(shí)器，其特征在于由四個(gè)結(jié)構(gòu)參數(shù)相同的NMOS管、四個(gè)結(jié)構(gòu)參數(shù)相同的PMOS管、一個(gè)內(nèi)置的電容(C)、一個(gè)壓控電流鏡及一個(gè)電壓比較器組成；其中，第一NMOS管(N1)的柵極與源極相連并接到第一PMOS管(P1)的源極和第二PMOS管(P2)的柵極，連接點(diǎn)記為第三節(jié)點(diǎn)( )，第二NMOS管(N2)的柵極與源極相連并接到第一PMOS管(P1)的柵極和第二PMOS管(P2)的源極，連接點(diǎn)記為第四節(jié)點(diǎn)()，從而形成兩個(gè)相互交叉的電流源(i4、 i5)；第三NMOS管(N3)與第三PMOS管(P3)的源極相連，第四NMOS管(N4)與第四PMOS管(P4)的源極相連，第四NMOS管(N4)與第三PMOS管(P3)的柵極連接至輸入時(shí)鐘(CKI)，第三NMOS管(N3)與第四PMOS管(P4)的柵極經(jīng)反相器連接至輸入時(shí)鐘(CKI)，從而形成兩個(gè)受輸入時(shí)鐘(CKI)控制的電流旁路(i3、 i6)；電容(C)的一端與第一PMOS管(P1)、第三PMOS管(P3)的漏極相連，連接點(diǎn)記為第一節(jié)點(diǎn)()，電容(C)的另一端與第二PMOS管(P2)、第四PMOS管(P4)的漏極相連，連接點(diǎn)記為第二節(jié)點(diǎn))，通過(guò)壓控電流鏡對(duì)電容(C)進(jìn)行充、放電；第三節(jié)點(diǎn)與第四節(jié)點(diǎn)連接到電壓比較器上，由比較器輸出延時(shí)時(shí)鐘信號(hào)(CKO)。2010102411715100001dest_path_image002.jpg,2010102411715100001dest_path_image004.jpg,2010102411715100001dest_path_image006.jpg,2010102411715100001dest_path_image008.jpg,30178dest_path_image002.jpg,9636dest_path_image004.jpg
2.一種超高精度線性可編程移相器，其特征在于由權(quán)利要求1所述的壓控延時(shí)器 (V⑶)上加PID控制器、D/A轉(zhuǎn)換器(DAC)、鑒相器、低通濾波器組成；工作方式為數(shù)字輸入 通過(guò)D/A轉(zhuǎn)換器(DAC)轉(zhuǎn)換成模擬信號(hào)(VIN)后，經(jīng)PID控制器輸入到所述的超高精度壓控 延時(shí)器(VCD)的控制電壓輸入端，在該電壓的控制下，將輸入時(shí)鐘信號(hào)(CKI)進(jìn)行延時(shí)后輸 出，參考時(shí)鐘與經(jīng)壓控延時(shí)器(V⑶)延時(shí)的時(shí)鐘信號(hào)(CKO)信號(hào)之間的相位差由鑒相器檢 出，經(jīng)低通濾波后與D/A轉(zhuǎn)換器(DAC)的輸出進(jìn)行比較，二者的誤差信號(hào)經(jīng)PID控制器處理 后送到壓控延時(shí)器(V⑶)的控制電壓輸入端。
3.一種超高精度數(shù)?；旌螩MOS可編程延時(shí)控制器，其特征在于由權(quán)利要求2所述 的超高精度線性可編程移相器再加一個(gè)權(quán)利要求1所述的超高精度壓控延時(shí)器組成，增加 的超高精度壓控延時(shí)器受超高精度線性可編程移相器中的高精度壓控延時(shí)器的控制電壓 (VC)的控制。
全文摘要
本發(fā)明屬于可編程延時(shí)器技術(shù)領(lǐng)域，具體為一種超高精度數(shù)模混合CMOS可編程時(shí)鐘延時(shí)控制器。本發(fā)明首先提出一種新型的超高精度CMOS壓控時(shí)鐘延時(shí)器(VCD)電路，在此基礎(chǔ)上，提出一種基于PID閉環(huán)控制的超高精度線性可編程移相器和超高精度數(shù)模混合CMOS可編程延時(shí)控制器，以實(shí)現(xiàn)低成本、低功耗、小體積、穩(wěn)定、線性、超高精度(10ps以下)的可編程延時(shí)。
文檔編號(hào)H03K17/567GK101895280SQ20101024117
公開(kāi)日2010年11月24日 申請(qǐng)日期2010年7月30日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者徐和根 申請(qǐng)人:徐和根