專利名稱：三態(tài)電流數(shù)模轉(zhuǎn)換裝置及其減少電流消耗的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電流(current)數(shù)模轉(zhuǎn)換(Digital-to-AnalogConversion, DAC)裝 置(以下簡(jiǎn)稱DAC裝置)的電力消耗問(wèn)題，更具體地，是關(guān)于三態(tài)電流數(shù)模轉(zhuǎn)換裝置及其減 少電流消耗的方法。
背景技術(shù)：
電流DAC廣泛應(yīng)用于多種技術(shù)領(lǐng)域。在一類典型的傳統(tǒng)電流DAC中，例如，所謂的 三態(tài)(tri-state)電流DAC，無(wú)論輸入至三態(tài)電流DAC的數(shù)字值是大還是小，總是持續(xù)存在 一定數(shù)量的電力消耗。更具體地，即便輸入至三態(tài)電流DAC的數(shù)字值小到可以指示該三態(tài) 電流DAC不應(yīng)輸出電流，仍然會(huì)持續(xù)存在一定數(shù)量的電力消耗。由于理論上三態(tài)電流DAC 不輸出電流但卻仍然存在內(nèi)部吸入電流(sink current)，結(jié)果導(dǎo)致電力的浪費(fèi)，因此，需要 一種新的方法，來(lái)減少數(shù)模轉(zhuǎn)換過(guò)程中的因電流而造成的電力消耗。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種三態(tài)電流數(shù)模轉(zhuǎn)換裝置及其減少電流消耗的方法。本發(fā)明提供一種減少電流消耗的方法，用于數(shù)模轉(zhuǎn)換，該減少電流消耗的方法包 含監(jiān)測(cè)一組差分?jǐn)?shù)字輸入的多個(gè)邏輯狀態(tài)，其中，該組差分?jǐn)?shù)字輸入用于控制一三態(tài)電流 數(shù)模轉(zhuǎn)換的至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元，以及該三態(tài)電流數(shù)模轉(zhuǎn)換單元具有正輸出電流 狀態(tài)，零輸出電流狀態(tài)及負(fù)輸出電流狀態(tài)；以及當(dāng)該組差分?jǐn)?shù)字輸入的邏輯狀態(tài)指示該三 態(tài)電流數(shù)模轉(zhuǎn)換單元切換至零輸出電流狀態(tài)時(shí)，臨時(shí)減少流經(jīng)該三態(tài)數(shù)模轉(zhuǎn)換單元的中間 路徑的直流電流。本發(fā)明另提供一種三態(tài)電流數(shù)模轉(zhuǎn)換裝置，包含至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元， 其中，該三態(tài)電流數(shù)模轉(zhuǎn)換單元具有正輸出電流狀態(tài)、零輸出電流狀態(tài)及負(fù)輸出電流狀態(tài)； 以及控制裝置，用于監(jiān)測(cè)一組差分?jǐn)?shù)字輸入的多個(gè)邏輯狀態(tài)，該組差分?jǐn)?shù)字輸入用于控制 該至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元，其中，當(dāng)該組差分?jǐn)?shù)字輸入的邏輯狀態(tài)指示該三態(tài)電流 數(shù)模轉(zhuǎn)換單元切換至該零輸出電流狀態(tài)時(shí)，該控制裝置臨時(shí)減少流經(jīng)該三態(tài)電流數(shù)模轉(zhuǎn)換 單元的中間路徑的直流電流。本發(fā)明所提供的三態(tài)電流數(shù)模轉(zhuǎn)換裝置及其減少電流消耗的方法，其優(yōu)點(diǎn)包括可 以在維持電路整體性能的同時(shí)減少電力消耗。以下是依據(jù)多個(gè)圖式對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)描述，本領(lǐng)域技術(shù)人員閱讀 后應(yīng)可明確了解本發(fā)明的目的。


圖1為依據(jù)本發(fā)明第一實(shí)施例的減少數(shù)模轉(zhuǎn)換中的電流消耗的DAC裝置的示意 圖。圖2為依據(jù)本發(fā)明一實(shí)施例的減少數(shù)模轉(zhuǎn)換的電流消耗的方法流程圖。
圖3A為依據(jù)本發(fā)明一實(shí)施例的三態(tài)電流DAC單元的示意圖，其中，三態(tài)電流DAC 單元可使用如圖2所示減少數(shù)模轉(zhuǎn)換的電流消耗的方法。圖:3B與圖3C為用于圖3A所示三態(tài)電流DAC單元的開(kāi)關(guān)單元的開(kāi)關(guān)方式示意圖。圖4為圖3A所示三態(tài)電流DAC單元實(shí)施例的相關(guān)信號(hào)的時(shí)序圖。圖5為依據(jù)本發(fā)明第二實(shí)施例的可減少數(shù)模轉(zhuǎn)換的電流消耗的ADC裝置的示意 圖。圖6A為依據(jù)本發(fā)明另一實(shí)施例的三態(tài)電流DAC單元的示意圖，其中，三態(tài)電流DAC 單元可使用如圖2所示減少數(shù)模轉(zhuǎn)換的電流消耗的方法。圖6B為依據(jù)本發(fā)明另一實(shí)施例的三態(tài)電流DAC單元的示意圖，其中，三態(tài)電流DAC 單元可使用如圖2所示減少數(shù)模轉(zhuǎn)換的電流消耗的方法。圖7為圖6A所示三態(tài)電流DAC單元實(shí)施例的相關(guān)信號(hào)的時(shí)序圖。
具體實(shí)施例方式在說(shuō)明書(shū)及權(quán)利要求當(dāng)中使用了某些詞匯來(lái)指稱特定的組件。本領(lǐng)域技術(shù)人員應(yīng) 可理解，硬件制造商可能會(huì)用不同的名詞來(lái)稱呼同一個(gè)組件。本說(shuō)明書(shū)及權(quán)利要求并不以 名稱的差異來(lái)作為區(qū)分組件的方式，而是以組件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。在通 篇說(shuō)明書(shū)及權(quán)利要求當(dāng)中所提及的“包含”為一開(kāi)放式的用語(yǔ)，故應(yīng)解釋成“包含但不限定 于”。“大致”是指在可接受的誤差范圍內(nèi)，本領(lǐng)域技術(shù)人員能夠在一定誤差范圍內(nèi)解決所述 技術(shù)問(wèn)題，基本達(dá)到所述技術(shù)效果。此外，“耦接”一詞在此包含任何直接及間接的電性連接 手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電性連接 于該第二裝置，或通過(guò)其他裝置或連接手段間接地電性連接至該第二裝置。說(shuō)明書(shū)后續(xù)描 述為實(shí)施本發(fā)明的較佳實(shí)施方式，然該描述乃以說(shuō)明本發(fā)明的一般原則為目的，并非用以 限定本發(fā)明的范圍。本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。圖1為依據(jù)本發(fā)明第一實(shí)施例的可減少數(shù)模轉(zhuǎn)換中的電流消耗的DAC裝置100的 示意圖。DAC裝置100包含控制裝置110及三態(tài)模塊120，其中，控制裝置110包含延時(shí)電 路112、預(yù)測(cè)單元114及開(kāi)關(guān)單元116。在本實(shí)施例中，三態(tài)模塊120可包含三態(tài)電流DAC 的至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元(簡(jiǎn)稱DAC單元)，其中，三態(tài)電流DAC單元具有正輸出電 流狀態(tài)、零輸出電流狀態(tài)及負(fù)輸出電流狀態(tài)。請(qǐng)注意，此處僅用于說(shuō)明目的，本發(fā)明并不以 此為限。依據(jù)該實(shí)施例的一種情況，三態(tài)模塊120可包含三態(tài)電流DAC的多個(gè)三態(tài)電流DAC 單元，其中，每個(gè)三態(tài)電流DAC單元具有正輸出電流狀態(tài)、零輸出電流狀態(tài)及負(fù)輸出電流狀 態(tài)。依據(jù)本實(shí)施例的另一種情況，當(dāng)上述包含于三態(tài)模塊120中的多個(gè)三態(tài)電流DAC單元 為一個(gè)三態(tài)電流DAC的所有三態(tài)電流DAC單元時(shí)，三態(tài)模塊120可代表整個(gè)三態(tài)電流DAC。更具體地，依據(jù)本實(shí)施例的一方面及后續(xù)實(shí)施例，DAC裝置100可代表整個(gè)三態(tài)電 流DAC。在此情形下，三態(tài)模塊120可代表多個(gè)三態(tài)電流DAC單元，且控制裝置110可視為 嵌入于三態(tài)電流DAC中。上述至少一三態(tài)電流DAC單元(例如，第一實(shí)施例中的三態(tài)電流DAC單元，或上述 多個(gè)三態(tài)電流DAC單元中的每個(gè))的正輸出電流狀態(tài)、零輸出電流狀態(tài)及負(fù)輸出電流狀態(tài) 說(shuō)明如下。在正輸出電流狀態(tài)，三態(tài)電流DAC單元輸出正輸出電流，即具有正電流值的電 流。另外，在負(fù)輸出電流狀態(tài)，三態(tài)電流DAC單元輸出負(fù)輸出電流，即具有負(fù)電流值的電流，這意味著三態(tài)電流DAC單元吸入電流。此外，在零輸出電流狀態(tài)，三態(tài)電流DAC單元不輸出 電流或輸出電流值接近零的電流，又或者輸出電流值可忽略不計(jì)的電流。實(shí)際上，延時(shí)電路112可使用至少一 D型觸發(fā)器(D-type Flip-Flop)進(jìn)行配置。 此處僅用于說(shuō)明目的，本發(fā)明并不以此為限。依據(jù)本實(shí)施例的變形，延時(shí)電路112亦可使用 包含多個(gè)反相器(inverter)的反相器鏈(inverter chain)進(jìn)行配置。另外，本實(shí)施例中 的預(yù)測(cè)單元114與開(kāi)關(guān)單元116可使用硬件電路(如邏輯門(mén))進(jìn)行配置。請(qǐng)注意，此處僅 用于說(shuō)明目的，本發(fā)明并不以此為限。依據(jù)本實(shí)施例的一些變形，預(yù)測(cè)單元114及/或開(kāi)關(guān) 單元116可經(jīng)由處理電路執(zhí)行程序代碼來(lái)實(shí)現(xiàn)。依據(jù)本實(shí)施例，控制裝置110用于監(jiān)測(cè)(monitor) —組差分(differential)數(shù)字 輸入Din的多個(gè)邏輯狀態(tài)，其中，該組差分?jǐn)?shù)字輸入信號(hào)Din用于控制三態(tài)模塊120中的上 述至少一三態(tài)電流DAC單元。此處，如圖1所示的標(biāo)記Din用于代表上述的那組差分?jǐn)?shù)字輸 入，以及如圖1所示的標(biāo)記Aqut用于代表上述至少一三態(tài)電流DAC單元的總輸出。在三態(tài) 電流DAC單元處于零輸出電流狀態(tài)的情形下，控制裝置110能夠適當(dāng)控制三態(tài)電流DAC單 元以節(jié)省零輸出電流狀態(tài)的電力消耗。更具體地，延時(shí)電路112用于延遲該組差分?jǐn)?shù)字輸 入的時(shí)間周期，以及當(dāng)三態(tài)電流DAC單元處于零輸出電流狀態(tài)時(shí)，預(yù)測(cè)單元114可依據(jù)該組 差分?jǐn)?shù)字輸入Din與延遲后的該組差分?jǐn)?shù)字輸入產(chǎn)生預(yù)測(cè)結(jié)果115，其中，預(yù)測(cè)結(jié)果115指 示零輸出電流狀態(tài)的出現(xiàn)。標(biāo)號(hào)113代表一組延遲信號(hào)(delayed version)，在此處代表 該組差分?jǐn)?shù)字輸入Din的延遲信號(hào)，即上述延遲后的該組差分?jǐn)?shù)字輸入Din。此外，當(dāng)三態(tài)電 流DAC單元處于零輸出電流狀態(tài)時(shí)，開(kāi)關(guān)單元116依據(jù)預(yù)測(cè)結(jié)果115對(duì)三態(tài)電流DAC單元 執(zhí)行開(kāi)關(guān)，其中，開(kāi)關(guān)單元116通過(guò)至少一控制信號(hào)117控制位于三態(tài)模塊120之中的三態(tài) 電流DAC單元。DAC裝置100的詳細(xì)運(yùn)作請(qǐng)參照?qǐng)D2。圖2為依據(jù)本發(fā)明一實(shí)施例的減少數(shù)模轉(zhuǎn)換的電流消耗的方法流程圖。如圖2 所示減少數(shù)模轉(zhuǎn)換的電流消耗方法可應(yīng)用于如圖1所示的DAC裝置100，更具體地，應(yīng)用于 DAC裝置100中的控制裝置110。該減少數(shù)模轉(zhuǎn)換的電流消耗的方法細(xì)述如下步驟912 控制裝置110監(jiān)測(cè)一組差分?jǐn)?shù)字輸入(例如，上述的那組差分?jǐn)?shù)字輸 入)的多個(gè)邏輯狀態(tài)，其中，該組差分?jǐn)?shù)字輸入用于控制三態(tài)電流DAC的至少一三態(tài)電流 DAC單元，例如上述至少一三態(tài)電流DAC單元。步驟914:當(dāng)該組差分?jǐn)?shù)字輸入的邏輯狀態(tài)指示三態(tài)電流DAC單元切換至零輸出 電流狀態(tài)時(shí)，控制裝置110臨時(shí)減少流經(jīng)三態(tài)電流DAC單元的中間路徑的直流電流(經(jīng)由 使用開(kāi)關(guān)單元116控制三態(tài)模塊120中的三態(tài)電流DAC單元)，其中，三態(tài)電流DAC單元的 中間路徑經(jīng)過(guò)一相關(guān)共模(common mode)節(jié)點(diǎn)，以及對(duì)三態(tài)電流DAC單元的中間路徑應(yīng)用一共模電壓。依據(jù)該實(shí)施例，如圖2所示的流程圖可重復(fù)執(zhí)行。另外，依據(jù)該實(shí)施例的一種情 況，例如，在三態(tài)模塊120包含多個(gè)三態(tài)電流DAC單元的情形下，如圖2所示的流程圖可分 別應(yīng)用于每個(gè)三態(tài)電流DAC單元。在該組差分?jǐn)?shù)字輸入用于控制多個(gè)三態(tài)電流DAC單元的 情形下，當(dāng)該組差分?jǐn)?shù)字輸入的邏輯狀態(tài)指示一個(gè)或多個(gè)三態(tài)電流DAC單元切換至零輸出 電流狀態(tài)時(shí)，控制裝置110臨時(shí)減少流經(jīng)一個(gè)或多個(gè)三態(tài)電流DAC單元中每個(gè)的中間路徑 的直流電流。結(jié)果，處于零輸出電流狀態(tài)的一個(gè)或多個(gè)三態(tài)電流DAC單元的電力消耗得以 減少。
請(qǐng)參照?qǐng)D3(包括圖3A至圖3C)。圖3A為依據(jù)本發(fā)明一實(shí)施例的三態(tài)電流DAC 單元的示意圖，其中，三態(tài)電流DAC單元可使用如圖2所示減少數(shù)模轉(zhuǎn)換的電流消耗的方 法；以及圖3B與圖3C為用于圖3A所示三態(tài)電流DAC單元的開(kāi)關(guān)單元116的開(kāi)關(guān)方式示 意圖。在該實(shí)施例中，如圖3A所示的三態(tài)電流DAC單元包含兩個(gè)電流源(如圖3A中標(biāo)號(hào) “Ilsb”所示)與由金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal Oxide Semiconductor Field Effect Transistors,MOSFET)構(gòu)成的六個(gè)切換器。上述至少一控制信號(hào)117包含多個(gè)控制 信號(hào)GPP、GPN、ENP、GNP、GNN及ENN，該多個(gè)控制信號(hào)分別輸入至這些切換器的控制端。標(biāo) 號(hào)Iot-代表負(fù)輸出電流，以及標(biāo)號(hào)Iot+代表正輸出電流，以及標(biāo)號(hào)VCM代表上述三態(tài)電流 DAC單元的中間路徑上的共模節(jié)點(diǎn)。另外，開(kāi)關(guān)單元116包含如圖:3B所示的P型開(kāi)關(guān)單元1161，P型開(kāi)關(guān)單元1161在 圖3B中以正型切換器的控制單元(control unit for positive-type switches)的英文 簡(jiǎn)寫(xiě)“P-SW Ctrl”來(lái)表示，其中，對(duì)應(yīng)的開(kāi)關(guān)方式列示于圖;3B下半部分的表格中。標(biāo)號(hào)Din+ 與Din-代表如圖3A所示用于控制三態(tài)電流DAC單元的該組差分?jǐn)?shù)字輸入(也就是圖1中 的延遲信號(hào)11 。在表格的第一欄(column)，該組差分?jǐn)?shù)字輸入Din+與Din-的邏輯狀態(tài) 欄示為不同的組合。在該實(shí)施例中，表格其它欄中控制信號(hào)GPP、GPN與ENP的邏輯狀態(tài)0 和1分別代表低電壓電平與高電壓電平，其中，控制信號(hào)ENP的邏輯狀態(tài)0對(duì)應(yīng)于默認(rèn)波形 ENP (0)。另外，開(kāi)關(guān)單元116也可包含如圖3C所示的N型開(kāi)關(guān)單元1162，N型開(kāi)關(guān)單元1162 在圖3C中以負(fù)型切換器的控制單元(control unit for negative-typeswitches)的英文 簡(jiǎn)寫(xiě)“N-SW Ctrl”來(lái)表示，其中，對(duì)應(yīng)的開(kāi)關(guān)方式列示于圖3C下半部分的表格中。類似地， 在表格的第一欄，該組差分?jǐn)?shù)字輸入Din+與DIN-(也就是圖1中的延遲信號(hào)11 的邏輯狀 態(tài)欄示為不同的組合。在該實(shí)施例中，表格其它欄中控制信號(hào)GNP、GNN與ENN的邏輯狀態(tài) 0和1分別代表低電壓電平與高電壓電平，其中，控制信號(hào)ENN的邏輯狀態(tài)1對(duì)應(yīng)于默認(rèn)波 形ENN⑴。因此，在該組差分?jǐn)?shù)字輸入Din+與Din-的不同的邏輯狀態(tài)組合的基礎(chǔ)上，如圖3A 所示的三態(tài)電流DAC單元可輸出正輸出電流Iot+以代表第一預(yù)設(shè)狀態(tài)(例如，正輸出電流 狀態(tài))，或輸出負(fù)輸出電流Iot-以代表第二預(yù)設(shè)狀態(tài)(例如，負(fù)輸出電流狀態(tài))，或不輸出 電流或輸出電流值接近零的電流(或輸出電流值可忽略不計(jì)的電流)以代表第三預(yù)設(shè)狀態(tài) (例如，零輸出電流狀態(tài))。請(qǐng)參照?qǐng)D4作進(jìn)一步理解。圖4為圖3A所示三態(tài)電流DAC單元實(shí)施例的相關(guān)信 號(hào)的時(shí)序圖。請(qǐng)注意，當(dāng)該組差分?jǐn)?shù)字輸入Din+與Din-(也就是圖1中的延遲信號(hào)113)的 邏輯狀態(tài)均為零(例如，差分?jǐn)?shù)字輸入Din+與Din-均為低電壓電平)時(shí)，基于圖:3B與圖3C 所示的開(kāi)關(guān)方式，如圖3A所示的三態(tài)電流DAC單元處于上述的零輸出電流狀態(tài)。默認(rèn)波形 ENN(I)中的陰影部分代表當(dāng)控制信號(hào)ENN在邏輯狀態(tài)1時(shí)所帶來(lái)的省電模式下節(jié)省的電 力，控制信號(hào)ENN的邏輯狀態(tài)0對(duì)應(yīng)于正常波形ENN(O)。另外，預(yù)設(shè)波形ENP (0)中的陰影 部分代表當(dāng)控制信號(hào)ENP在邏輯狀態(tài)0時(shí)所帶來(lái)的省電模式中所節(jié)省的電力，控制信號(hào)ENP 的邏輯狀態(tài)1對(duì)應(yīng)于正常波形ENP(I)。利用如圖3A至圖3C及圖4所揭示的架構(gòu)及相關(guān)運(yùn)作方式，當(dāng)如圖3A所示的三態(tài) 電流DAC單元處于零輸出電流狀態(tài)時(shí)，在對(duì)應(yīng)于零輸出電流狀態(tài)的全部時(shí)段(whole timeinterval)的中間階段(intermediate portion)，控制裝置110阻止導(dǎo)通(turn on)如圖 3A所示的三態(tài)電流DAC單元的中間路徑(也就是，經(jīng)過(guò)共模節(jié)點(diǎn)VCM的中間路徑)上的多 個(gè)切換器(如圖3A中分別由控制信號(hào)ENP與控制信號(hào)ENN所控制的切換器)，用以減少零 輸出電流狀態(tài)的電流消耗。例如，全部時(shí)段可代表任意預(yù)設(shè)波形ENP(O)或ENN(I)的全部 時(shí)段。在另一實(shí)施例中，全部時(shí)段的中間階段可代表如圖4所示陰影部分所指示的時(shí)段。更具體地，在對(duì)應(yīng)于零輸出電流狀態(tài)的全部時(shí)段的開(kāi)始階段(beginning portion)，控制裝置110臨時(shí)導(dǎo)通如圖3A所示通經(jīng)過(guò)共模節(jié)點(diǎn)VCM的中間路徑上的多個(gè)切 換器，然后再臨時(shí)斷開(kāi)該多個(gè)切換器，如圖4中任意預(yù)設(shè)波形ENP(O)或ENN(I)的開(kāi)始階段 所示。例如，全部時(shí)段的開(kāi)始階段可設(shè)置為第一時(shí)段，該第一時(shí)段可等效于頻率信號(hào)CK的 頻率周期的默認(rèn)比率，例如頻率周期的一半。另外，在對(duì)應(yīng)于零輸出電流狀態(tài)的全部時(shí)段 的結(jié)束階段(end portion)，控制裝置110臨時(shí)導(dǎo)通如圖3A所示通經(jīng)過(guò)共模節(jié)點(diǎn)VCM的中 間路徑上的多個(gè)切換器，然后再臨時(shí)斷開(kāi)該多個(gè)切換器，如圖4中任意預(yù)設(shè)波形ENP(O)或 ENN(I)的結(jié)束部分所示。例如，全部時(shí)段的結(jié)束階段可設(shè)置為第二時(shí)段，該第二時(shí)段可等效 于頻率信號(hào)CK的頻率周期的默認(rèn)比率，例如頻率周期的一半。依據(jù)該實(shí)施例，控制裝置110在對(duì)應(yīng)于零輸出電流狀態(tài)的全部時(shí)段的開(kāi)始階段 提供適當(dāng)?shù)目刂疲源_保如圖3A所示的三態(tài)電流DAC單元能夠適當(dāng)進(jìn)入零輸出電流狀 態(tài)。另外，控制裝置110在對(duì)應(yīng)于零輸出電流狀態(tài)的全部時(shí)段的結(jié)束階段提供適當(dāng)控 制，用以對(duì)如第3A所示的多個(gè)MOSFET各自的漏極電壓(drain voltage)進(jìn)行預(yù)先充電 (pre-charge)，并確保正常波形ENN(O)和ENP(I)的正確。因此，當(dāng)如圖3A所示的架構(gòu)運(yùn) 作在上述省電模式時(shí)，如圖3A所示的三態(tài)DAC單元不會(huì)發(fā)生非正常運(yùn)作。圖5為使用依據(jù)本發(fā)明第二實(shí)施例的可減少數(shù)模轉(zhuǎn)換的電流消耗的DAC裝置100 的模數(shù)轉(zhuǎn)換(Analog-to-Digital Conversion,ADC)裝置500的示意圖。如圖5所示，除上 述控制裝置110之外，ADC裝置500進(jìn)一步包含加法器510、環(huán)路濾波器520、量化器530、數(shù) 據(jù)加權(quán)平均(Data Weighted Averaging, DWG)單元540(如圖5中的標(biāo)號(hào)“DWG”所示)及 DAC 550，其中，DAC 550可包含上述三態(tài)電流DAC的至少一三態(tài)電流DAC單元，更進(jìn)一步， DAC 550也可代表包含多個(gè)三態(tài)電流DAC單元的整個(gè)三態(tài)電流DAC。如圖5所示，標(biāo)號(hào)Ain 與Dqut分別代表模擬輸入與如圖5所示ADC裝置500的數(shù)字輸出，以及加法器510接收模 擬輸入Ain及來(lái)自反饋路徑(也就是，如圖5所示由DAC裝置100所構(gòu)成的反饋路徑)的反 饋。另外，環(huán)路濾波器520對(duì)主路徑(例如，如圖5所示由加法器510、環(huán)路濾波器520、量 化器530所構(gòu)成的路徑)執(zhí)行環(huán)路濾波，以及量化器530對(duì)來(lái)自環(huán)路濾波器520的濾波后 的結(jié)果進(jìn)行量化以產(chǎn)生數(shù)字輸出Dott。另外，在實(shí)作時(shí)可將如圖5所示架構(gòu)中的DWA單元 540嵌入具有三態(tài)模塊120的DAC裝置100中，其中，DAC裝置100代表上述的整個(gè)三態(tài)電 流DAC (即如上所述的多個(gè)三態(tài)電流DAC單元代表三態(tài)電流DAC的全部三態(tài)電流DAC單元 的一種情況)，且DWA單元540可依據(jù)DWA算法進(jìn)行運(yùn)作。簡(jiǎn)潔起見(jiàn)，關(guān)于ADC裝置500中 的DAC裝置100的描述此處不再贅述。依據(jù)本實(shí)施例的一變形，開(kāi)關(guān)單元116可嵌入于DAC 550。依據(jù)本實(shí)施例的另一變 形，至少延時(shí)電路112、預(yù)測(cè)單元114及開(kāi)關(guān)單元116均可嵌入于DAC550。請(qǐng)注意，此處僅 用于舉例說(shuō)明，本發(fā)明并不以此為限。圖6A為依據(jù)本發(fā)明另一實(shí)施例的三態(tài)電流DAC單元的示意圖，其中，三態(tài)電流DAC單元可使用如圖2所示減少數(shù)模轉(zhuǎn)換的電流消耗的方法。圖6B為依據(jù)本發(fā)明另一實(shí)施例 的三態(tài)電流DAC單元的示意圖，其中，三態(tài)電流DAC單元可使用如圖2所示減少數(shù)模轉(zhuǎn)換的 電流消耗的方法。如圖6A所示三態(tài)電流DAC單元的架構(gòu)類似于圖3A，二者的差別在于如圖 6A所示的三態(tài)電流DAC單元在實(shí)作時(shí)將額外的切換器(如圖6A中標(biāo)號(hào)612-1與614-1所 示)嵌入了如圖3A所示的三態(tài)電流DAC單元。為了執(zhí)行上述省電模式，切換器612-1與切 換器614-1用于臨時(shí)斷開(kāi)電流源(如圖6A中標(biāo)號(hào)“I，”所示)的輸入端/輸出端與三態(tài)電 流DAC單元架構(gòu)的其它部分之間的連接，例如上述的中間路徑與邊側(cè)路徑(side paths)， 其中，經(jīng)由邊側(cè)路徑分別輸出負(fù)輸出電流Itm-與正輸出電流I·+。根據(jù)本發(fā)明的一實(shí)施例， 切換器612-1與切換器614-1可根據(jù)一開(kāi)關(guān)信號(hào)Ctrl來(lái)實(shí)現(xiàn)導(dǎo)通或斷開(kāi)。請(qǐng)注意，此處僅 用于說(shuō)明目的，本發(fā)明并不以此為限。依據(jù)本實(shí)施例的變形，額外的切換器612-1與切換器 614-1中的至少一個(gè)可配置于相關(guān)的電流源與其驅(qū)動(dòng)電壓(如圖6A中的標(biāo)號(hào)Vsl、Vs2所 示)之間。更具體地，在這些變形中的一種情形下，例如圖6B所示，兩個(gè)額外的切換器(如 圖6B中的標(biāo)號(hào)612-2與614-2所示)中的每個(gè)均配置于相關(guān)電流源與其驅(qū)動(dòng)電壓(如圖 6B中的標(biāo)號(hào)Vsl、Vs2所示)之間。其中，為因應(yīng)架構(gòu)的變化，兩個(gè)額外的切換器在圖6B中 標(biāo)識(shí)為切換器612-2與切換器614-2。關(guān)于這些變形的類似描述不再重復(fù)贅述。依據(jù)本實(shí)施例，如第6圖(包括圖6A與圖6B)所示實(shí)施例的相關(guān)開(kāi)關(guān)方式與圖 與圖3C幾乎相同。更具體地，如圖:3B所示表格中的標(biāo)號(hào)ENP(O)與圖3C所示表格中的標(biāo) 號(hào)ENN(I)分別被邏輯狀態(tài)“0”和“1”所取代。也就是，預(yù)設(shè)波形ENP(O)與ENN(I)被沒(méi)有 省電模式轉(zhuǎn)變的正常波形所取代。在本實(shí)施例中，控制信號(hào)ENN與ENP的正常波形在對(duì)應(yīng) 于零輸出電流狀態(tài)的全部時(shí)段內(nèi)分別為如上所述的高電壓電平(邏輯狀態(tài)為“1”)與如上 所述的低電壓電平(邏輯狀態(tài)為“0”)。圖7為圖6A所示三態(tài)電流DAC單元實(shí)施例的相關(guān)信號(hào)的時(shí)序圖。當(dāng)該組差分?jǐn)?shù) 字輸入信號(hào)Din+與Din-的邏輯狀態(tài)均為零(例如，差分?jǐn)?shù)字輸入Din+與Din-均為低電壓電 平)時(shí)，如圖6A所示的三態(tài)電流DAC單元處于零輸出電流狀態(tài)。利用如圖6A及圖7所示的三態(tài)電流DAC單元的架構(gòu)及相關(guān)運(yùn)作，當(dāng)如圖6A所示 的三態(tài)電流DAC單元處于上述的零輸出電流狀態(tài)時(shí)，在對(duì)應(yīng)于零輸出電流狀態(tài)的全部時(shí)段 的中間階段，控制裝置110阻止導(dǎo)通分別耦接于如圖6A所示的三態(tài)電流DAC單元的相應(yīng)電 流源的額外的切換器612-1與切換器614-1。此處，在本實(shí)施例中對(duì)應(yīng)于零輸出電流狀態(tài)的 全部時(shí)段與圖3A至圖3C及圖4所揭露實(shí)施例相同，以及本實(shí)施例中對(duì)應(yīng)于零輸出電流狀 態(tài)的全部時(shí)段的中間階段與圖3A至圖3C及圖4所揭露實(shí)施例也相同。關(guān)于本實(shí)施例的類 似描述此處不再重復(fù)贅述。請(qǐng)注意，關(guān)于圖7所示時(shí)序圖的上述描述可應(yīng)用于如圖6A所示實(shí)施例的上述多種 變形中，例如圖6B所示實(shí)施例。因此，簡(jiǎn)潔起見(jiàn)，關(guān)于這些變形的類似描述此處不再重復(fù)贅 述。本發(fā)明的優(yōu)點(diǎn)之一在于，利用本發(fā)明所提供的三態(tài)電流數(shù)模轉(zhuǎn)換裝置及其減少電 流消耗的方法，能夠在上述省電模式下節(jié)省電力消耗。因此，在三態(tài)電流DAC用于某些便攜 式設(shè)備(例如，行動(dòng)裝置)時(shí)，可以輕松滿足其低電力消耗的需求。本發(fā)明的優(yōu)點(diǎn)還包括，利用本發(fā)明所提供的三態(tài)電流數(shù)模轉(zhuǎn)換裝置及其減少電流 消耗的方法，經(jīng)由在對(duì)應(yīng)于零輸出電流狀態(tài)的全部時(shí)段的開(kāi)始階段與結(jié)束階段提供適當(dāng)?shù)目刂疲梢栽趯?shí)施省電模式的同時(shí)維持電路的正常整體性能。 上述實(shí)施例僅用來(lái)例舉本發(fā)明的實(shí)施方式，及闡釋本發(fā)明的技術(shù)特征，并非用來(lái) 限制本發(fā)明的范疇。任何本領(lǐng)域技術(shù)人員依據(jù)本發(fā)明的精神輕易可完成的改變或均等性安 排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利范圍應(yīng)以權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種減少電流消耗的方法，用于數(shù)模轉(zhuǎn)換，其特征在于該減少電流消耗的方法包含監(jiān)測(cè)一組差分?jǐn)?shù)字輸入的多個(gè)邏輯狀態(tài)，其中，該組差分?jǐn)?shù)字輸入用于控制三態(tài)電流 數(shù)模轉(zhuǎn)換的至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元，以及該至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元具有正輸 出電流狀態(tài)、零輸出電流狀態(tài)及負(fù)輸出電流狀態(tài)；以及當(dāng)該組差分?jǐn)?shù)字輸入的邏輯狀態(tài)指示該至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元切換至零輸出 電流狀態(tài)時(shí)，臨時(shí)減少流經(jīng)該三態(tài)數(shù)模轉(zhuǎn)換單元的中間路徑的直流電流。
2.如權(quán)利要求1所述的減少電流消耗的方法，其特征在于，對(duì)該三態(tài)數(shù)模轉(zhuǎn)換單元應(yīng) 用共模電壓。
3.如權(quán)利要求1所述的減少電流消耗的方法，其特征在于，當(dāng)該至少一三態(tài)電流數(shù)模 轉(zhuǎn)換單元處于該零輸出電流狀態(tài)時(shí)，該減少電流消耗的方法進(jìn)一步包含在對(duì)應(yīng)于該零輸出電流狀態(tài)的全部時(shí)段中的中間階段，阻止導(dǎo)通該中間路徑上的至少一切換器。
4.如權(quán)利要求3所述的減少電流消耗的方法，其特征在于進(jìn)一步包含在對(duì)應(yīng)于該零輸出電流狀態(tài)的該全部時(shí)段的開(kāi)始階段，臨時(shí)導(dǎo)通該至少一切換器，然 后再臨時(shí)斷開(kāi)該至少一切換器。
5.如權(quán)利要求4所述的減少電流消耗的方法，其特征在于，該全部時(shí)段的該開(kāi)始階段 設(shè)置為第一時(shí)段，該第一時(shí)段等效于頻率周期的默認(rèn)比率。
6.如權(quán)利要求3所述的減少電流消耗的方法，其特征在于進(jìn)一步包含在對(duì)應(yīng)于該零輸出電流狀態(tài)的該全部時(shí)段的結(jié)束階段，臨時(shí)導(dǎo)通該至少一切換器，然 后再臨時(shí)斷開(kāi)該至少一切換器。
7.如權(quán)利要求6所述的減少電流消耗的方法，其特征在于，該全部時(shí)段的該結(jié)束階段 設(shè)置為第二時(shí)段，該第二時(shí)段等效于頻率周期的默認(rèn)比率。
8.如權(quán)利要求1所述的減少電流消耗的方法，其特征在于，當(dāng)該至少一三態(tài)電流數(shù)模 轉(zhuǎn)換單元處于該零輸出電流狀態(tài)時(shí)，該減少電流消耗的方法進(jìn)一步包含在對(duì)應(yīng)于該零輸出電流狀態(tài)的全部時(shí)段中的中間階段，阻止導(dǎo)通耦接于該至少一三態(tài) 電流數(shù)模轉(zhuǎn)換單元的電流源的至少一切換器。
9.如權(quán)利要求1所述的減少電流消耗的方法，其特征在于進(jìn)一步包含延遲該組差分?jǐn)?shù) 字輸入的時(shí)間周期以產(chǎn)生該組差分?jǐn)?shù)字輸入的一組延遲信號(hào)；以及當(dāng)該至少一三態(tài)電流數(shù) 模轉(zhuǎn)換單元處于該零輸出電流狀態(tài)時(shí)，該減少電流消耗的方法進(jìn)一步包含依據(jù)該組差分?jǐn)?shù)字輸入與該組延遲信號(hào)產(chǎn)生預(yù)測(cè)結(jié)果，其中，該預(yù)測(cè)結(jié)果指示該零輸 出電流狀態(tài)的出現(xiàn)；以及依據(jù)該預(yù)測(cè)結(jié)果對(duì)該三態(tài)數(shù)模轉(zhuǎn)換單元執(zhí)行開(kāi)關(guān)。
10.一種三態(tài)電流數(shù)模轉(zhuǎn)換裝置，其特征在于包含至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元，其中，該至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元具有正輸出電 流狀態(tài)、零輸出電流狀態(tài)及負(fù)輸出電流狀態(tài)；以及控制裝置，用于監(jiān)測(cè)一組差分?jǐn)?shù)字輸入的多個(gè)邏輯狀態(tài)，該組差分?jǐn)?shù)字輸入用于控制 該至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元，其中，當(dāng)該組差分?jǐn)?shù)字輸入的邏輯狀態(tài)指示該至少一三 態(tài)電流數(shù)模轉(zhuǎn)換單元切換至該零輸出電流狀態(tài)時(shí)，該控制裝置臨時(shí)減少流經(jīng)該至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元的中間路徑上的直流電流。
11.如權(quán)利要求10所述的三態(tài)電流數(shù)模轉(zhuǎn)換裝置，其特征在于，該至少一三態(tài)電流數(shù) 模轉(zhuǎn)換單元的該中間路徑使用共模電壓。
12.如權(quán)利要求10所述的三態(tài)電流數(shù)模轉(zhuǎn)換裝置，其特征在于，當(dāng)該至少一三態(tài)電流 數(shù)模轉(zhuǎn)換單元處于零輸出電流狀態(tài)時(shí)，在對(duì)應(yīng)于該零輸出電流狀態(tài)的全部時(shí)段的中間階 段，該控制裝置阻止導(dǎo)通該中間路徑上的至少一切換器。
13.如權(quán)利要求12所述的三態(tài)電流數(shù)模轉(zhuǎn)換裝置，其特征在于，在對(duì)應(yīng)于該零輸出電 流狀態(tài)的該全部時(shí)段的開(kāi)始階段，該控制裝置臨時(shí)導(dǎo)通該至少一切換器，然后再臨時(shí)斷開(kāi) 該至少一切換器。
14.如權(quán)利要求13所述的三態(tài)電流數(shù)模轉(zhuǎn)換裝置，其特征在于，該全部時(shí)段的該開(kāi)始 階段設(shè)置為第一時(shí)段，該第一時(shí)段等效于頻率周期的默認(rèn)比率。
15.如權(quán)利要求12所述的三態(tài)電流數(shù)模轉(zhuǎn)換裝置，其特征在于，在對(duì)應(yīng)于該零輸出電 流狀態(tài)的該全部時(shí)段的結(jié)束階段，該控制裝置臨時(shí)導(dǎo)通該至少一切換器，然后再臨時(shí)斷開(kāi) 該至少一切換器。
16.如權(quán)利要求15所述的三態(tài)電流數(shù)模轉(zhuǎn)換裝置，其特征在于，該全部時(shí)段的該結(jié)束 階段設(shè)置為第二時(shí)段，該第二時(shí)段等效于頻率周期的默認(rèn)比率。
17.如權(quán)利要求10所述的三態(tài)電流數(shù)模轉(zhuǎn)換裝置，其特征在于，當(dāng)該至少一三態(tài)電流 數(shù)模轉(zhuǎn)換單元處于該零輸出電流狀態(tài)時(shí)，在對(duì)應(yīng)于該零輸出電流狀態(tài)的全部時(shí)段中的中間 階段，該控制裝置阻止導(dǎo)通耦接于該至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元的電流源的至少一切換器。
18.如權(quán)利要求10所述的三態(tài)電流數(shù)模轉(zhuǎn)換裝置，其特征在于，該控制裝置包含延時(shí)電路，用于延遲該組差分?jǐn)?shù)字輸入的時(shí)間周期以產(chǎn)生該組差分?jǐn)?shù)字輸入的一組延 遲信號(hào)；預(yù)測(cè)單元，用于當(dāng)該至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元處于該零輸出電流狀態(tài)時(shí)依據(jù)該組 差分?jǐn)?shù)字輸入與該組延遲信號(hào)產(chǎn)生預(yù)測(cè)結(jié)果，其中，該預(yù)測(cè)結(jié)果指示該零輸出電流狀態(tài)的 出現(xiàn)；以及開(kāi)關(guān)單元，用于當(dāng)該至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元處于該零輸出電流狀態(tài)時(shí)依據(jù)該預(yù) 測(cè)結(jié)果對(duì)該三態(tài)數(shù)模轉(zhuǎn)換單元執(zhí)行開(kāi)關(guān)。
全文摘要
一種三態(tài)電流數(shù)模轉(zhuǎn)換裝置及其減少電流消耗的方法，其中三態(tài)電流數(shù)模轉(zhuǎn)換裝置包含至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元，具有正輸出電流狀態(tài)、零輸出電流狀態(tài)及負(fù)輸出電流狀態(tài)；控制裝置，用于監(jiān)測(cè)一組差分?jǐn)?shù)字輸入的多個(gè)邏輯狀態(tài)，該組差分?jǐn)?shù)字輸入用于控制至少一三態(tài)電流數(shù)模轉(zhuǎn)換單元，其中，當(dāng)該組差分?jǐn)?shù)字輸入的邏輯狀態(tài)指示三態(tài)電流數(shù)模轉(zhuǎn)換單元切換至零輸出電流狀態(tài)時(shí)，控制裝置臨時(shí)減少流經(jīng)三態(tài)電流數(shù)模轉(zhuǎn)換單元的中間路徑的直流電流。本發(fā)明的優(yōu)點(diǎn)包括可以在維持電路整體性能的同時(shí)減少電力消耗。
文檔編號(hào)H03M1/66GK102055478SQ20101021848
公開(kāi)日2011年5月11日 申請(qǐng)日期2010年7月6日 優(yōu)先權(quán)日2009年11月4日
發(fā)明者劉長(zhǎng)舜, 林澤琦 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司