專利名稱：靜態(tài)電壓電平恢復(fù)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路工作領(lǐng)域，尤其涉及集成電路對于閾值損失的補償設(shè)計，即 有閾值損失模塊連接正常模塊的高速、低功耗電壓電平恢復(fù)。
背景技術(shù)：
在現(xiàn)在的集成電路工藝中，電壓電平恢復(fù)器已經(jīng)廣泛運用于各種不同工作電壓系 統(tǒng)間電壓電平的轉(zhuǎn)換恢復(fù)。以多路選擇器(MUX，multiplexer)的閾值損失恢復(fù)為例，對于各種數(shù)字邏輯電路 而言，多路選擇器是一種非常重要且使用頻率極高的結(jié)構(gòu)。出于節(jié)省面積的考慮，MUX結(jié)構(gòu) 通常采用的是NMOS傳輸管結(jié)構(gòu)。NMOS傳輸管結(jié)構(gòu)有一個先天的問題，即在傳輸高電平時， 輸出電壓達(dá)不到VDD，而只能近似達(dá)到VDD-Vth (Vth為NMOS管的閾值)，即會有一個閾值電 壓損失，這樣就使得電路噪聲容限降低，信號受到擾動時可能會比驅(qū)動反相器的翻轉(zhuǎn)電壓 要低，導(dǎo)致電路錯誤翻轉(zhuǎn)。同時，由于電路存在從VDD到地的半開通路，會帶來靜態(tài)功耗的 問題。而在工藝節(jié)點尺寸越來越小的情況下，尤其是在90nm以下時，由于在電源電壓VDD 下降時，閾值電壓并沒有隨之成比例下降，就使得閾值電壓損失帶來的問題更加嚴(yán)重，甚至 會導(dǎo)致電路無法正常完成多路選擇的功能。在多路選擇器輸出級增加附加結(jié)構(gòu)的方法不改變以NMOS傳輸管為基礎(chǔ)的結(jié)構(gòu)以 減小面積和功耗方面的開銷，而是在輸出節(jié)點增加相應(yīng)的電路來恢復(fù)輸出高電平，并使輸 出達(dá)到全擺幅。電平恢復(fù)器就是這類結(jié)構(gòu)中典型和被廣泛采用的電路之一。(1)傳統(tǒng)電平轉(zhuǎn)換器結(jié)構(gòu)傳統(tǒng)的電平轉(zhuǎn)換器(Conventional Level Converter，CLC)，代表了從壓縮擺幅到 全擺幅轉(zhuǎn)換的一個傳統(tǒng)途徑。驅(qū)動器使用額外的低電源電壓來驅(qū)動電路從0到低電源電壓 轉(zhuǎn)換。盡管縮減了噪聲容限，但是電路對噪聲的魯棒性很強，因為接收器的行為像一個差分 放大器，而內(nèi)部的反相器也通過再生作用衰減了一部分噪聲。電平轉(zhuǎn)換器結(jié)構(gòu)使用一對耦 合的反饋PMOS晶體管來加速“弱1”的上拉過程，在傳輸高電平時比較快。但是電平轉(zhuǎn)換器 結(jié)構(gòu)需要使用額外的低電源電壓使內(nèi)部的反相器工作，這會使得整個系統(tǒng)的設(shè)計復(fù)雜度提 尚ο(2)電壓敏感轉(zhuǎn)換器結(jié)構(gòu)電壓敏感轉(zhuǎn)換器(Voltage-Sense Translator, VST)的原理和CLC電路類似，但是 VST電路需要一個額外的電源電壓來保證電路的性能以及可靠性。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種基于電流鏡結(jié)構(gòu)的靜態(tài)電壓電平恢復(fù)器用于解決閾 值損失的問題。所述靜態(tài)電壓電平恢復(fù)器的結(jié)構(gòu)，其特征在于包括5個部分1.驅(qū)動晶體管，即NMOS場效應(yīng)晶體管M1，柵極接輸入IN，在輸入為高電平時導(dǎo)通，將中間節(jié)點拉低到地，其驅(qū)動管的源極接地，漏極接中間輸出節(jié)點T。2.偏置晶體管，即PMOS場效應(yīng)晶體管M3，根據(jù)輸入電平高低對負(fù)載晶體管進(jìn)行偏 置。所述偏置晶體管與負(fù)載晶體管構(gòu)成電流鏡結(jié)構(gòu)，其柵極連接漏極，并與負(fù)載晶體管的柵 極相連，源極接電源，漏極連接開關(guān)晶體管的漏極。3.負(fù)載晶體管，即PMOS場效應(yīng)晶體管M4，在輸入為低時導(dǎo)通并上拉中間節(jié)點到高 電源電壓，在輸入為高時能夠很好的關(guān)斷。所述負(fù)載晶體管的柵極連接偏置晶體管的柵極， 漏極接電源，源極連接中間輸出節(jié)點T。4.開關(guān)晶體管，包括柵極接輸出的起反饋作用的NMOS場效應(yīng)管M2，在輸入為0時 關(guān)斷，控制電路的靜態(tài)工作電流。所述開關(guān)晶體管的柵極由末端輸出接點OUT控制，源極連 接到輸入IN，漏極連接偏置管的漏極。5.帶反饋的輸出級，由一個反相器和PMOS場效應(yīng)晶體管M5組成，反相器的輸入端 接中間輸出節(jié)點T，而輸出接末端輸出節(jié)點OUT。其中晶體管M5的源極接電源、柵極接反相 器輸出、漏極接反相器的輸入。輸出OUT對開關(guān)晶體管M2的關(guān)斷導(dǎo)通進(jìn)行反饋控制，其主要作用一是在輸入為低 電平時關(guān)斷M2，降低靜態(tài)漏電；二是在輸入上升沿時，因為反饋作用的延遲，使得M2暫時關(guān) 斷，降低驅(qū)動管支路的上拉電流，加速整個電路的翻轉(zhuǎn)速度。驅(qū)動晶體管電路還可以采用在驅(qū)動晶體管Ml的漏極與中間輸出節(jié)點T之間再串 聯(lián)一個零閾值管M7，以減少漏電。零閾值管的柵極與Ml的柵極相連接，漏極連接中間輸出 節(jié)點T而源極接Ml的漏極。帶反饋的輸出級還可以在反饋管M5的源極和電源間串接一個PMOS管M6，M6的柵 極連接一個較低的電源電壓VDDL，源極接電源VDD而漏極接M5源極。M6的作用在于減弱 反饋電路(M5、M6)的上拉能力，減小電路對輸入上升沿恢復(fù)時的延時。本發(fā)明與以往的結(jié)構(gòu)相比，使用管子數(shù)目較少，且擁有更快的速度，沒有靜態(tài)電 流，能夠更好的應(yīng)用于90nm以下較低電源電壓工藝的應(yīng)用。


下面結(jié)合附圖對本發(fā)明作詳細(xì)說明圖1為靜態(tài)電平恢復(fù)器結(jié)構(gòu)圖；圖2為靜態(tài)電平恢復(fù)器功能仿真結(jié)果；圖3為改進(jìn)型靜態(tài)電平恢復(fù)器結(jié)構(gòu)圖。
具體實施例方式在圖1中，VDD代表電源電壓，GND代表接地，輸入信號IN為有一個閾值損失的翻 轉(zhuǎn)電平。本實施例中，工藝節(jié)點為90nm，VDD取1. 2V，而輸入信號IN的高電平為VDD-Vth， 大約為0. 7V，低電平為0。該電平恢復(fù)器能夠快速地將輸入有閾值損失的信號恢復(fù)成輸出 全擺幅的信號，即最高電平達(dá)到VDD，最低電平為0，具體工作原理分析如下1.輸入從0到“1”( “1”為有閾值損失的高電平，下同)初始狀態(tài)，輸入為0，中間節(jié)點T電平為1(1為無閾值損失的高電平，下同)，輸出 節(jié)點OUT電壓為0，開關(guān)管M2關(guān)斷，導(dǎo)致此時M2、M3支路沒有靜態(tài)電流。
輸入從0變成“ 1，，的過程中，驅(qū)動管Ml導(dǎo)通，將中間節(jié)點T的電壓拉低。同時由 于初始M2關(guān)斷，所以實際M3幾乎不提供上拉電流，使得T能夠較快的拉低到0，而經(jīng)過帶反 饋的輸出級之后，OUT也能夠很快上拉到1。2.輸入從 “1” 到 0:初始狀態(tài)，輸入為“1”，中間節(jié)點T電平為0，輸出節(jié)點OUT電壓為1，開關(guān)管M2導(dǎo) 通，但是因為“ 1”與1只相差一個閾值電壓，所以M2與M3仍然是截止的，沒有靜態(tài)工作電流。輸入從“ 1 ”變成0時，驅(qū)動管Ml逐漸關(guān)斷而M2和M3導(dǎo)通，將中間節(jié)點T拉高， 而輸出OUT逐漸被拉低，此時由于開關(guān)管M2逐漸關(guān)斷，M3和M4上拉能力越來越弱，因此如 果沒有輸出級的反饋電路，T和OUT的電壓不能達(dá)到1和0。輸出級的反饋將T和OUT節(jié) 點的電壓分別拉到1和0。如圖2所示為本結(jié)構(gòu)的仿真結(jié)果，曲線V(in)為輸入信號，曲線 V(out)為輸出信號，曲線V(T)為中間節(jié)點T的信號波形。結(jié)果顯示輸出信號能夠正確的恢 復(fù)到VDD，延時在Ins以內(nèi)。改進(jìn)型的靜態(tài)電平恢復(fù)器如圖3所示，在驅(qū)動晶體管Ml的漏極與中間輸出節(jié)點T 之間再串聯(lián)一個零閾值管M7，以減少漏電。零閾值管的柵極與Ml的柵極相連接，漏極連接 中間輸出節(jié)點T而源極接Ml的漏極。在反饋管M5的源極和電源間串接一個PMOS管M6，其 柵極連接一個較低的電源電壓VDDL，源極接電源VDD而漏極接M5源極。M6的作用在于減 弱反饋電路(M5、M6)的上拉能力，減小電路對輸入上升沿恢復(fù)時的延時。改進(jìn)的電路有效 提高了靜態(tài)電平恢復(fù)器的性能。
權(quán)利要求
一種靜態(tài)電壓電平恢復(fù)器，其特征在于，包括 第一NMOS管M1，其柵極連接第二NMOS管M2的源極后共同接信號輸入IN，第一NMOS管M1的源極接地，第一NMOS管M1的漏極和第二PMOS管M4的源極、反相器的輸入端、第三PMOS管M5的漏極共同連接接中間輸出節(jié)點T； 第二NMOS管M2，其柵極接輸出OUT，漏極接第一PMOS管M3的漏極； 第一PMOS管M3，與第二PMOS管M4構(gòu)成電流鏡結(jié)構(gòu)，其柵極連接漏極，并與第二PMOS管M4的柵極相連，源極接電源； 第二PMOS管M4，其漏極接電源； 帶反饋的輸出級，包括反相器和第三PMOS管M5，所述反相器的輸出端為輸出OUT，所述第三PMOS管M5的源極接電源，柵極接輸出OUT。
2.如權(quán)利要求1所述的電壓電平恢復(fù)器，其特征在于，在所述第一NMOS管Ml的漏極與 所述中間輸出節(jié)點T之間可再串聯(lián)一個零閾值管M7,該零閾值管的柵極與第一 NMOS管Ml 的柵極相連，漏極與所述中間輸出節(jié)點T相連，源極接第一 NMOS管Ml的漏極。
3.如權(quán)利要求1所述的電壓電平恢復(fù)器，其特征在于，在第三PMOS管M5的源極和電源 間可再串接一個第四PMOS管M6，其柵極連接一個較所述電源電壓低的電壓，源極接電源， 漏極接第三PMOS管M5的源極。
全文摘要
本發(fā)明提供了一種改進(jìn)的用于解決閾值損失問題的電壓電平恢復(fù)器。該電壓電平恢復(fù)器包括驅(qū)動晶體管電路、負(fù)載晶體管電路、偏置晶體管電路、開關(guān)晶體管電路和帶反饋的輸出級，沒有靜態(tài)電流，能夠快速、低功耗的將一個有閾值損失的電壓轉(zhuǎn)換成沒有閾值損失的電壓。
文檔編號H03K17/22GK101951246SQ20101021777
公開日2011年1月19日 申請日期2010年7月5日 優(yōu)先權(quán)日2010年7月5日
發(fā)明者朱建峰, 潘立陽, 玉虓 申請人:清華大學(xué)