專利名稱：集成電路及在集成電路中獲得基準(zhǔn)時(shí)鐘的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及集成電路及在集成電路中獲得基準(zhǔn)時(shí)鐘 的方法。
背景技術(shù)：
現(xiàn)有片上系統(tǒng)(System-On-a-Chip，S0C)設(shè)計(jì)和應(yīng)用中，普遍需要采用兩個(gè)晶體 振蕩器作為SOC的時(shí)鐘源，一個(gè)是振蕩頻率為幾十兆赫茲的高頻晶體振蕩器，另外一個(gè)是 振蕩頻率為幾十千赫茲的低頻晶體振蕩器。如圖1所示，高頻晶體振蕩器12用來作為SOC 11中的鎖相環(huán)(Phase-Locked Loop,PLL)組111的時(shí)鐘源，產(chǎn)生出SOC中各種高頻電路所 需的高頻時(shí)鐘。低頻晶體振蕩器13主要有兩個(gè)用途一個(gè)是用來產(chǎn)生SOCll待機(jī)時(shí)的工作 時(shí)鐘；另外一個(gè)是送給SOC 11中的低頻分頻器112產(chǎn)生出精準(zhǔn)計(jì)時(shí)電路所需計(jì)時(shí)基準(zhǔn)時(shí) 鐘，一般為頻率為1赫茲的時(shí)鐘。SOC中的精準(zhǔn)計(jì)時(shí)主要用來實(shí)現(xiàn)以秒為單位的計(jì)時(shí)功能， 如萬年歷和數(shù)字版權(quán)管理(Digital Right Management, DRM)等功能。雖然通過高頻晶體振蕩器分頻也可以產(chǎn)生精準(zhǔn)計(jì)時(shí)所需的基準(zhǔn)時(shí)鐘，但由于高頻 晶體振蕩器振蕩時(shí)電流較大，導(dǎo)致SOC在待機(jī)狀態(tài)下精準(zhǔn)計(jì)時(shí)的功耗無法接受。因此現(xiàn)有 SOC中，普遍采用功耗更低的低頻晶體振蕩器來產(chǎn)生精準(zhǔn)計(jì)時(shí)所需的基準(zhǔn)時(shí)鐘?，F(xiàn)有技術(shù)的缺點(diǎn)在于，SOC不僅需要為高頻晶體振蕩器配備兩個(gè)引腳，而且還要為 低頻晶體振蕩器專門配備兩個(gè)引腳，這導(dǎo)致SOC中最稀缺的資源一引腳更為緊張、稀缺。 而且，由于生產(chǎn)SOC應(yīng)用產(chǎn)品的物料清單(Bill of Material,BOM)需要增加低頻晶體振蕩 器及其應(yīng)用電路所需電阻和電容，從而增加SOC應(yīng)用產(chǎn)品的BOM成本，降低SOC的市場(chǎng)競(jìng)爭(zhēng) 力。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于，提出一種集成電路及一種在集成電路中獲得基準(zhǔn) 時(shí)鐘的方法，可以節(jié)約集成電路中寶貴的引腳資源。本發(fā)明實(shí)施例提出的一種集成電路包括第一分頻單元、計(jì)數(shù)器、振蕩信號(hào)產(chǎn)生電 路和第二分頻單元；所述第一分頻單元用于通過對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分 頻得到第一基準(zhǔn)時(shí)鐘；振蕩信號(hào)產(chǎn)生電路用于產(chǎn)生一振蕩信號(hào)；計(jì)數(shù)器用于通過使用所述第一基準(zhǔn)時(shí)鐘對(duì)所述振蕩信號(hào)進(jìn)行計(jì)數(shù)得到所述振蕩 信號(hào)的頻率信息；所述第二分頻單元用于根據(jù)依據(jù)所述頻率信息得到的分頻因子對(duì)所述振蕩信號(hào) 進(jìn)行分頻得到第二基準(zhǔn)時(shí)鐘。較佳地，所述第一分頻單元包括第一分頻器和第二分頻器；所述第一分頻器用于通過使用一個(gè)分頻因子對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分頻得到一時(shí)鐘信號(hào)；所述第二分頻器用于通過對(duì)所述第一分頻器得到的時(shí)鐘信號(hào)進(jìn)行二分頻得到第 一基準(zhǔn)時(shí)鐘信號(hào)。或者，所述第一分頻單元是一個(gè)分頻器，用于通過使用一個(gè)分頻因子對(duì)從所述集 成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分頻得到第一基準(zhǔn)時(shí)鐘。所述集成電路還包括控制單元，用于在所述計(jì)數(shù)器得到所述頻率信息后，控制所 述第一分頻單元、計(jì)數(shù)器、和/或集成電路外部的用于產(chǎn)生所述外部時(shí)鐘信號(hào)的時(shí)鐘產(chǎn)生 單元進(jìn)入非工作狀態(tài)。該集成電路還可以進(jìn)一步包括自動(dòng)校準(zhǔn)單元，用于在預(yù)定的校準(zhǔn)間隔時(shí)間后控 制所述第一分頻單元、計(jì)數(shù)器、以及所述時(shí)鐘產(chǎn)生單元進(jìn)入工作狀態(tài)。所述外部時(shí)鐘信號(hào)為高頻時(shí)鐘信號(hào)，所述振蕩信號(hào)為低頻振蕩信號(hào)。本發(fā)明實(shí)施例還提出一種在集成電路中獲得基準(zhǔn)時(shí)鐘的方法，所述集成電路包括 第一分頻單元、計(jì)數(shù)器、振蕩信號(hào)產(chǎn)生電路和第二分頻單元，所述方法包括所述第一分頻單元通過對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分頻得 到第一基準(zhǔn)時(shí)鐘；計(jì)數(shù)器通過使用所述第一基準(zhǔn)時(shí)鐘對(duì)所述振蕩信號(hào)產(chǎn)生的一振蕩信號(hào)進(jìn)行計(jì)數(shù) 得到所述振蕩信號(hào)的頻率信息；所述第二分頻單元根據(jù)依據(jù)所述頻率信息得到的分頻因子對(duì)所述振蕩信號(hào)進(jìn)行 分頻得到第二基準(zhǔn)時(shí)鐘。較佳地，所述第一分頻單元包括第一分頻器和第二分頻器；所述第一分頻單元所述通過對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分 頻得到第一基準(zhǔn)時(shí)鐘具體包括所述第一分頻器通過使用一分頻因子對(duì)從所述集成電路外部輸入的外部時(shí)鐘信 號(hào)進(jìn)行分頻得到一時(shí)鐘信號(hào)；所述第一分頻器通過對(duì)所述第一分頻器得到的時(shí)鐘信號(hào)進(jìn)行二分頻得到第一基 準(zhǔn)時(shí)鐘信號(hào)。所述方法在得到所述振蕩信號(hào)的頻率信息之后還包括控制所述第一分頻單元、 計(jì)數(shù)器、和/或集成電路外部的用于產(chǎn)生所述外部時(shí)鐘信號(hào)的時(shí)鐘產(chǎn)生單元進(jìn)入非工作狀 態(tài)。所述方法在控制所述第一分頻單元、計(jì)數(shù)器、和/或集成電路外部的用于產(chǎn)生所 述外部時(shí)鐘信號(hào)的時(shí)鐘產(chǎn)生單元進(jìn)入非工作狀態(tài)之后還包括在預(yù)定的校準(zhǔn)間隔時(shí)間后控 制所述第一分頻單元、計(jì)數(shù)器、和/或所述時(shí)鐘產(chǎn)生單元進(jìn)入工作狀態(tài)。所述外部時(shí)鐘信號(hào)為高頻時(shí)鐘信號(hào)，所述振蕩信號(hào)為低頻振蕩信號(hào)。從以上技術(shù)方案可以看出，本發(fā)明實(shí)施例可以在不需要低頻晶體振蕩器的情況 下，得到精準(zhǔn)的基準(zhǔn)時(shí)鐘，從而集成電路上無需連接低頻晶體振蕩器的兩個(gè)引腳，可以節(jié)約 寶貴的引腳資源；并且在獲得集成電路內(nèi)部產(chǎn)生的振蕩信號(hào)的頻率信息后，即可以根據(jù)需 要控制第一分頻單元、計(jì)數(shù)器、和/或集成電路外部的時(shí)鐘產(chǎn)生單元進(jìn)入非工作狀態(tài)(停止 工作)，而仍然可以根據(jù)依據(jù)頻率信息得到的分頻因子對(duì)振蕩信號(hào)分頻繼續(xù)輸出精準(zhǔn)計(jì)時(shí) 待應(yīng)用所需的精準(zhǔn)時(shí)鐘，滿足了待機(jī)狀態(tài)的低功耗需求；此外，還可以根據(jù)需要以預(yù)定的校準(zhǔn)時(shí)間間隔控制第一分頻單元、計(jì)數(shù)器、和時(shí)鐘產(chǎn)生單元進(jìn)入工作狀態(tài)以重新獲得振蕩信 號(hào)的頻率信息，從而可以實(shí)現(xiàn)對(duì)精準(zhǔn)時(shí)鐘的適時(shí)校準(zhǔn)的作用。


圖1為現(xiàn)有技術(shù)中片上系統(tǒng)的時(shí)鐘裝置的示意框圖；圖2為采用本發(fā)明方案的一種片上系統(tǒng)的框圖；圖3為本發(fā)明實(shí)施例提出的一種基準(zhǔn)時(shí)鐘產(chǎn)生裝置的實(shí)現(xiàn)框圖；圖4為本發(fā)明實(shí)施例提出的另一種基準(zhǔn)時(shí)鐘產(chǎn)生裝置的實(shí)現(xiàn)框圖；圖5為圖4所示的基準(zhǔn)時(shí)鐘產(chǎn)生裝置生成基準(zhǔn)時(shí)鐘的處理流程圖；圖6為本發(fā)明實(shí)施例提出的基準(zhǔn)時(shí)鐘的實(shí)現(xiàn)流程圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步 的詳細(xì)闡述。圖2示出了采用本發(fā)明實(shí)施例的一種片上系統(tǒng)的框圖。由圖2可以看出，SOC 21 的外圍不再需要低頻晶體振蕩器，而是由片上系統(tǒng)中的基準(zhǔn)時(shí)鐘產(chǎn)生裝置212依據(jù)來自高 頻晶體振蕩器22的高頻時(shí)鐘信號(hào)產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)。并且一旦可以輸出基準(zhǔn)時(shí)鐘信號(hào)之 后，基準(zhǔn)時(shí)鐘產(chǎn)生裝置212可以不再依賴高頻時(shí)鐘信號(hào)而自行生成穩(wěn)定的基準(zhǔn)時(shí)鐘信號(hào)， 滿足SOC在待機(jī)狀態(tài)下精準(zhǔn)計(jì)時(shí)的低功耗要求。本發(fā)明實(shí)施例一的集成電路包括第一分頻單元、計(jì)數(shù)器、振蕩信號(hào)產(chǎn)生電路和第 二分頻單元；所述第一分頻單元用于通過對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分 頻得到第一基準(zhǔn)時(shí)鐘；振蕩信號(hào)產(chǎn)生電路用于產(chǎn)生一振蕩信號(hào)；計(jì)數(shù)器用于通過使用所述第一基準(zhǔn)時(shí)鐘對(duì)所述振蕩信號(hào)進(jìn)行計(jì)數(shù)得到所述振蕩 信號(hào)的頻率信息；其中，所述的頻率信息可以是所述振蕩信號(hào)的頻率值，或者是振蕩信號(hào)頻 率值的任一分頻值或倍頻值等。其中，使用所述第一基準(zhǔn)時(shí)鐘對(duì)所述振蕩信號(hào)進(jìn)行計(jì)數(shù)得 到所述振蕩信號(hào)的頻率信息，例如可以是在獲得0. 5Hz的第一基準(zhǔn)時(shí)鐘后，以第一基準(zhǔn)時(shí) 鐘的一個(gè)周期的高電平/或低電平部分(時(shí)長(zhǎng)為1秒鐘)對(duì)振蕩信號(hào)進(jìn)行計(jì)數(shù)，從而得到 振蕩信號(hào)的頻率值；可以理解的，在具體實(shí)現(xiàn)時(shí)可以有多種實(shí)現(xiàn)方式，并不僅限于此，例如， 以第一基準(zhǔn)時(shí)鐘的一個(gè)周期對(duì)振蕩信號(hào)進(jìn)行計(jì)數(shù)，從而得到振蕩信號(hào)的2倍頻率值等，第 一分頻單元也并不僅限于得到0. 5Hz的第一基準(zhǔn)時(shí)鐘。所述第二分頻單元用于根據(jù)依據(jù)所述頻率信息得到的分頻因子對(duì)所述振蕩信號(hào) 進(jìn)行分頻得到第二基準(zhǔn)時(shí)鐘；其中，所述依據(jù)所述頻率信息得到的分頻因子，可以是該頻率 信息本身，或者是該頻率信息的任一分頻值或倍頻值等。較佳地，所述第一分頻單元包括第一分頻器和第二分頻器；所述第一分頻器用于通過使用一個(gè)分頻因子對(duì)從所述集成電路外部輸入的第一 時(shí)鐘進(jìn)行分頻得到一時(shí)鐘信號(hào)；所述第二分頻器用于通過對(duì)所述第一分頻器得到的時(shí)鐘信 號(hào)進(jìn)行二分頻得到第一基準(zhǔn)時(shí)鐘信號(hào)。
或者，所述第一分頻單元是一個(gè)分頻器，用于通過使用一個(gè)分頻因子對(duì)從所述集 成電路外部輸入的第一時(shí)鐘進(jìn)行分頻得到第一基準(zhǔn)時(shí)鐘。所述集成電路還包括控制單元，用于在所述計(jì)數(shù)器得到所述計(jì)數(shù)結(jié)果后，控制所 述第一分頻單元、計(jì)數(shù)器、和/或集成電路外部的用于產(chǎn)生所述第一時(shí)鐘的器件進(jìn)入非工 作狀態(tài)。這樣可以起到節(jié)約功耗的效果；并且在這之后，第二分頻單元仍然可以根據(jù)計(jì)數(shù)結(jié) 果對(duì)振蕩信號(hào)進(jìn)行分頻而得到第二基準(zhǔn)時(shí)鐘。較佳地，該集成電路進(jìn)一步包括自動(dòng)校準(zhǔn)單元，用于按照預(yù)定的校準(zhǔn)間隔時(shí)間控 制所述第一分頻單元、計(jì)數(shù)器、以及所述用于產(chǎn)生所述第一時(shí)鐘的器件進(jìn)入工作狀態(tài)。所述第一時(shí)鐘為高頻時(shí)鐘，所述振蕩信號(hào)為低頻振蕩信號(hào)。所述對(duì)第一時(shí)鐘進(jìn)行分頻的分頻因子為所述第一時(shí)鐘的標(biāo)稱頻率或該標(biāo)稱頻率 的分頻頻率或倍頻頻率。圖3給出了本發(fā)明實(shí)施例二的一種片上系統(tǒng)中的基準(zhǔn)時(shí)鐘產(chǎn)生裝置212的實(shí)現(xiàn)框 圖，包括第一分頻器31、第二分頻器32、計(jì)數(shù)器33、低頻RC振蕩器34和第三分頻器35。第一分頻器31在收到啟動(dòng)信號(hào)后，將從集成電路外部輸入的高頻時(shí)鐘(可以是由 高頻晶體振蕩器產(chǎn)生)進(jìn)行分頻，產(chǎn)生出1赫茲時(shí)鐘。第一分頻器31的輸入包括啟動(dòng)信號(hào)、 第一分頻因子和從集成電路外部輸入的高頻時(shí)鐘，輸出頻率為1赫茲的時(shí)鐘信號(hào)。所述第 一分頻因子是一個(gè)常數(shù)，其數(shù)值為高頻晶體振蕩器產(chǎn)生的高頻時(shí)鐘的頻率，也就是高頻晶 體振蕩器的標(biāo)稱頻率。第二分頻器32的輸入包括啟動(dòng)信號(hào)和第一分頻器31產(chǎn)生的1赫茲時(shí)鐘，輸出占 空比為1、頻率為0. 5赫茲的第一基準(zhǔn)時(shí)鐘信號(hào)。第二分頻器32的分頻因子稱為第二分頻 因子，其數(shù)值為2，在一種具體實(shí)施方式
中可以通過一個(gè)二分頻電路來實(shí)現(xiàn)，例如用“T”型 邊沿觸發(fā)器來實(shí)現(xiàn)。可以理解的，在本發(fā)明的更多實(shí)施例中，也可以由一個(gè)分頻器產(chǎn)生第一基準(zhǔn)時(shí)鐘 信號(hào)，該分頻器以2倍的高頻晶體振蕩器的標(biāo)稱頻率作為分頻因子對(duì)從集成電路外部輸入 的高頻時(shí)鐘進(jìn)行分頻，同樣也可以輸出占空比為1的0. 5赫茲的第一基準(zhǔn)時(shí)鐘。計(jì)數(shù)器33的輸入包括啟動(dòng)信號(hào)、第二分頻器32產(chǎn)生的0. 5赫茲時(shí)鐘信號(hào)和低頻 RC振蕩器34產(chǎn)生的低頻振蕩時(shí)鐘，輸出為反饋給SOC的計(jì)數(shù)完成信號(hào)和送給第三分頻器 35的頻率信息。計(jì)數(shù)器33通過使用所述第一基準(zhǔn)時(shí)鐘對(duì)所述振蕩信號(hào)進(jìn)行計(jì)數(shù)獲得低頻 振蕩的頻率信息，并將低頻振蕩時(shí)鐘的頻率信息輸入第三分頻器35。計(jì)數(shù)器33的其中一種 工作方式如下在收到啟動(dòng)信號(hào)后，在第一基準(zhǔn)時(shí)鐘的一個(gè)周期的高電平部分對(duì)低頻RC振 蕩器34產(chǎn)生的低頻振蕩時(shí)鐘進(jìn)行計(jì)數(shù)，計(jì)數(shù)完畢后產(chǎn)生計(jì)數(shù)完畢信號(hào)，并將計(jì)數(shù)結(jié)果保存 下來。下面是采用Verilog硬件描述語言設(shè)計(jì)的計(jì)數(shù)器33的一種電路實(shí)現(xiàn)方式，其中 rst_n為啟動(dòng)信號(hào)，clk_i為低頻RC振蕩器34產(chǎn)生的低頻時(shí)鐘，enable為第二分頻器32 產(chǎn)生的0.5赫茲頻率時(shí)鐘。module counter (rst_n, clk_i, enable, finish, result)；parameter WIDTH = 10 ；parameter UDLY = 1 ；input rst_n ；
input clk_i ；input enable ；output finish ；output[WIDTH-1:0]result ；reg[l:0]enable_p ；alwaysi(posedge clk_i or negedge rst_n)beginif (rst_n = = 1' bO)enable_p <= #UDLY 2' bOO ；elseenable_p <= #UDLY{enable_p
, enable}；endreg finish ；alwaysi(posedge clk_i or negedge rst_n)beginif (rst_n = = 1' bO)finish <= #UDLY 1' bO ；else if(enable_p ==2' b 10)finish <= #UDLY 1' bl ；endreg[WIDTH:0]pointer ；alwaysi(posedge clk_i or negedge rst_n)beginif (rst_n = = 1' bO)pointer <= #UDLY ‘ hO ；else if(enable_p
== 1' bl)pointer <= #UDLY pointer+1' bl ；elsepointer <= #UDLY ' hO ；endreg[WIDTH-1:0]result ；always (posedge clk_i or negedge rst_n)beginif (rst_n = = 1' bO)result <= #UDLY' h02 ；else if(enable_p ==2' blO)result <= #WLY pointer ；endendmodule//counter
以上所示的電路實(shí)現(xiàn)方式僅為本發(fā)明方案中計(jì)數(shù)器33的一種可能的實(shí)現(xiàn)方式， 并不用以限制本發(fā)明。低頻RC振蕩器34產(chǎn)生低頻振蕩時(shí)鐘，其中R代表電阻，C代表電容。該低頻振蕩 時(shí)鐘一方面可以用作SOC待機(jī)時(shí)的工作時(shí)鐘，另外一方面可以用來作為產(chǎn)生精準(zhǔn)時(shí)鐘的時(shí) 鐘源。低頻RC振蕩器是一種很成熟的基本電路，本實(shí)施例的低頻RC振蕩器34可以為公 知技術(shù)中的一種低頻RC振蕩器。其振蕩頻率的選擇取決于計(jì)時(shí)基準(zhǔn)時(shí)鐘的精度要求。例 如，如果計(jì)時(shí)基準(zhǔn)時(shí)鐘的精度要求低于百萬分之四十，那么其頻率要高于百萬分之四十的 倒數(shù)，即25千赫茲，再考慮到低頻RC振蕩器受半導(dǎo)體加工工藝漂移的影響(一般頻率漂移 不會(huì)超過士50% )，因此可以將低頻RC振蕩器的頻率選擇為50千赫茲。第三分頻器35的功能就是在啟動(dòng)后，將低頻RC振蕩器34產(chǎn)生的低頻時(shí)鐘以第三 分頻因子進(jìn)行分頻，產(chǎn)生出精準(zhǔn)計(jì)時(shí)所需1赫茲的第二基準(zhǔn)時(shí)鐘。其中的第三分頻因子可 以是計(jì)數(shù)器33的頻率信息本身。第三分頻器35可以采用與第一分頻器31完全相同的電 路設(shè)計(jì)。第一分頻器，第二分頻器，第三分頻器的分頻因子及輸出時(shí)鐘可以采用其他符合本 發(fā)明方案要求的設(shè)計(jì)形式，并不僅限于上述實(shí)施例中提到的數(shù)值。可以理解的，在本發(fā)明更多實(shí)施例中，第三分頻因子也可以是計(jì)數(shù)器所得到的頻 率信息的任一分頻值或倍頻值等。在具體實(shí)現(xiàn)時(shí)，例如可以在計(jì)數(shù)器與第三分頻器之間配 置一個(gè)分頻器，對(duì)頻率信息進(jìn)行分頻得到第三分頻因子，或者由具有處理能力的處理單元 依據(jù)計(jì)數(shù)器輸出的數(shù)據(jù)得到第三分頻因子后直接提供給第三分頻器使用。進(jìn)一步的，本實(shí)施例的SOC還可以包括控制單元，用于在所述計(jì)數(shù)器得到所述計(jì) 數(shù)結(jié)果后，控制所述第一分頻器、第二分頻器、計(jì)數(shù)器、和/或SOC外圍的高頻晶體振蕩器進(jìn) 入非工作狀態(tài)(停止工作)。這樣可以起到節(jié)約功耗的效果；并與此同時(shí)，第三分頻器仍然 可以使用第三分頻因子對(duì)振蕩信號(hào)進(jìn)行分頻而得到第二基準(zhǔn)時(shí)鐘。由于SOC運(yùn)行過程中低頻RC振蕩器產(chǎn)生的低頻振蕩時(shí)鐘是隨SOC內(nèi)部溫度和電 壓漂移而漂移，因此可以適時(shí)對(duì)第三分頻器35的第三分頻因子進(jìn)行校準(zhǔn)以保證精準(zhǔn)時(shí)鐘 穩(wěn)定。本發(fā)明實(shí)施例三提出的SOC的具體實(shí)現(xiàn)框圖如圖4所示，在實(shí)施例二的基礎(chǔ)上，進(jìn)一 步增加了自動(dòng)校準(zhǔn)單元，用于實(shí)現(xiàn)適時(shí)自動(dòng)校準(zhǔn)第三分頻因子，該自動(dòng)校準(zhǔn)單元包括第四 分頻器36和自動(dòng)校準(zhǔn)啟動(dòng)控制器37 第四分頻器36可以采用與第一至第三分頻器相同的結(jié)構(gòu)來實(shí)現(xiàn)，其分頻因子(以 下稱為第四分頻因子)可以是預(yù)先設(shè)定或從外部接收的常數(shù)，其數(shù)值可由最大的校準(zhǔn)時(shí)間 間隔決定，比如如果最大校準(zhǔn)時(shí)間間隔為64秒，則第四分頻因子可選為128。圖4中示出的 校準(zhǔn)時(shí)間間隔選擇信號(hào)(select)就是從外部接收的第四分頻因子。第四分頻器36作用就 是一個(gè)計(jì)時(shí)器，在收到來自計(jì)數(shù)器33的使能信號(hào)enable(即計(jì)數(shù)器33的計(jì)數(shù)完成指示信 號(hào)finish)后，接收來自第三分頻器35的1赫茲基準(zhǔn)時(shí)鐘信號(hào)，用第四分頻因子對(duì)1赫茲 基準(zhǔn)時(shí)鐘信號(hào)進(jìn)行分頻，得到的分頻結(jié)果(pointer)作為時(shí)間間隔信號(hào)(timer)輸出至自 動(dòng)校準(zhǔn)啟動(dòng)控制器37。自動(dòng)校準(zhǔn)啟動(dòng)控制器37的輸入信號(hào)包括rst_n、enable、timer、clk_i和clk_o， 分別連接啟動(dòng)信號(hào)、計(jì)數(shù)器33的計(jì)數(shù)完成信號(hào)、第四分頻器36輸出的時(shí)間間隔信號(hào)、高頻 晶體振蕩時(shí)鐘信號(hào)和1赫茲基準(zhǔn)時(shí)鐘信號(hào)。輸出信號(hào)為enable_0SC和enable_diV12，分別 用來作為高頻晶體振蕩器的硬件啟動(dòng)信號(hào)和第一、二分頻器的工作使能信號(hào)。其工作原理如下將來自計(jì)數(shù)器33的計(jì)數(shù)完成信號(hào)作為使能信號(hào)，自動(dòng)校準(zhǔn)啟動(dòng)控制器37在收到使能 信號(hào)后，當(dāng)接收到來自第四分頻器36的時(shí)間間隔信號(hào)時(shí)，用來自第三分頻器35的1赫茲基 準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生出高頻晶體振蕩器的硬件啟動(dòng)信號(hào)發(fā)送至高頻晶體振蕩器；用來自高頻晶 體振蕩器的高頻晶體振蕩時(shí)鐘信號(hào)產(chǎn)生出第一、二分頻器的工作使能信號(hào)輸出至第一分頻 器31以及第二分頻器32，使得第一分頻器31以及第二分頻器32轉(zhuǎn)變?yōu)楣ぷ鳡顟B(tài)。歸納起來，圖4所示的基準(zhǔn)時(shí)鐘的實(shí)現(xiàn)裝置就是在圖3的基礎(chǔ)上，進(jìn)一步包括第四 分頻器和自動(dòng)啟動(dòng)控制器；所述第四分頻器將來自計(jì)數(shù)器的計(jì)數(shù)完成信號(hào)作為使能信號(hào)，第四分頻器在收到 使能信號(hào)后，接收來自第三分頻器的頻率為1赫茲基準(zhǔn)時(shí)鐘信號(hào)，用預(yù)先設(shè)定或從外部接 收的第四分頻因子對(duì)1赫茲基準(zhǔn)時(shí)鐘信號(hào)進(jìn)行分頻，產(chǎn)生時(shí)間間隔信號(hào)輸出至自動(dòng)校準(zhǔn)啟 動(dòng)控制器；所述自動(dòng)校準(zhǔn)啟動(dòng)控制器將來自計(jì)數(shù)器的計(jì)數(shù)完成信號(hào)作為使能信號(hào)，自動(dòng)校準(zhǔn) 啟動(dòng)控制器在收到使能信號(hào)后，當(dāng)接收到來自第四分頻器的時(shí)間間隔信號(hào)時(shí)，用來自第三 分頻器的1赫茲基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生出高頻晶體振蕩器的硬件啟動(dòng)信號(hào)發(fā)送至高頻晶體振 蕩器；用來自高頻晶體振蕩器的高頻晶體振蕩時(shí)鐘信號(hào)產(chǎn)生出第一、二分頻器的工作使能 信號(hào)輸出至第一分頻器以及第二分頻器，使得第一分頻器以及第二分頻器轉(zhuǎn)變?yōu)楣ぷ鳡?態(tài)。為了設(shè)計(jì)的方便，第一至第四分頻器在設(shè)計(jì)上采用完全相同的結(jié)構(gòu)。下面是采 用Verilog硬件描述語言設(shè)計(jì)的第一至第四分頻器的一種電路，其中rst_n為啟動(dòng)信號(hào)， enable為使能信號(hào)，divisor為分頻因子，clk_i為輸入時(shí)鐘，clk_o為除頻后的輸出時(shí)鐘， pointer為分頻或者計(jì)數(shù)過程中的計(jì)數(shù)指針。
0111]module divider(rst_n, enable, divisor, clk_i,clk_o,pointer)；
0112]parameter WIDTH = 10 ；
0113]parameter UDLY = 1 ；
0114]input rst_n ；
0115]input enable ；
0116]input clk_i ；
0117]output clk_o ；
0118]input[WIDTH-1:0]divisor ；
0119]output[WIDTH-1:0]pointer ；
0120]wire [WIDTH-1:0]divisor ； 0121 ] reg[WIDTH-1:0]pointer ；
0122]alwaysi(posedge clk_i or negedge rst_n)
0123]begin
0124]if (rst_n = = 1' bO)
0125]pointer <= #UDLY ' hO ；
0126]else if ((enable == 1' bl) && (pointer < divisor-1))
0127]pointer <= #WLY pointer+1' bl ；
0128]else0129]pointer <= #UDLY' h0 ；
0130]end
0131]reg clk_o ；
0132]alwaysi(posedge clk_i or negedge rst_n)
0133]begin
0134]if (rst_n = = 1' bO)
0135]clk_o <= #UDLY 1' bO ；
0136]else if (enable = = 1' bl)
0137]clk_o <= #WLY pointer < divisor >> 1 ；
0138]else
0139]clk_o <= #UDLY 1' bO ；
0140]end
0141]endmodule//divider
0142]以上所示的電路實(shí)現(xiàn)方式僅為本發(fā)明方案中第一分頻器31至第四分頻器36的一 種可能的實(shí)現(xiàn)方式，并不用以限制本發(fā)明。
0143]圖4所示的基準(zhǔn)時(shí)鐘產(chǎn)生裝置212生成基準(zhǔn)時(shí)鐘的處理流程如圖5所示，包括如 下步驟
0144]步驟501 給SOC上電。
0145]步驟502 啟動(dòng)低頻RC振蕩器34。
0146]步驟503 啟動(dòng)高頻晶體振蕩器。
0147]步驟504 通過軟件啟動(dòng)第一分頻器31、第二分頻器32和計(jì)數(shù)器33，它們開始工 作，計(jì)算出第二分頻器所需的分頻因子，并將計(jì)算完成信號(hào)反饋給S0C。
0148]步驟505 =SOC收到計(jì)數(shù)器33反饋回來的計(jì)數(shù)完成信號(hào)后，啟動(dòng)第三分頻器35，將 計(jì)數(shù)器33送過來的分頻因子保存下來，并產(chǎn)生出精準(zhǔn)計(jì)時(shí)所需的1赫茲基準(zhǔn)時(shí)鐘。
0149]在此之后，為了減少功耗，SOC可以將第一分頻器31、二分頻電路32和計(jì)數(shù)器33 和高頻晶體振蕩器置于非工作狀態(tài)，避免它們工作產(chǎn)生不必要的耗電。這樣，即便禁止掉高 頻晶體振蕩器，低頻RC振蕩器34產(chǎn)生的低頻振蕩時(shí)鐘輸出至第三分頻器35，第三分頻器 35根據(jù)計(jì)數(shù)器33已保存的分頻因子對(duì)低頻振蕩時(shí)鐘進(jìn)行分頻得到基準(zhǔn)時(shí)鐘，這樣基準(zhǔn)時(shí) 鐘產(chǎn)生裝置212依然可以進(jìn)行精準(zhǔn)計(jì)時(shí)，從而達(dá)到SOC待機(jī)狀態(tài)時(shí)無需高頻晶體振蕩器振 蕩工作，實(shí)現(xiàn)SOC待機(jī)工作時(shí)耗電小的目的。為了實(shí)現(xiàn)適時(shí)校準(zhǔn)的功能，步驟505之后還可以進(jìn)一步包括步驟506 第四分頻器使能后按照根據(jù)最大校準(zhǔn)時(shí)間間隔確定的分頻因子進(jìn)行計(jì) 時(shí)，自動(dòng)校準(zhǔn)啟動(dòng)控制器根據(jù)校準(zhǔn)時(shí)間間隔選擇信號(hào)去打開高頻晶體振蕩器和使能第一、 二分頻器，并轉(zhuǎn)至步驟503，重復(fù)執(zhí)行步驟503至505，實(shí)現(xiàn)間隔一段時(shí)間自動(dòng)校準(zhǔn)分頻因子。圖3所示的基準(zhǔn)時(shí)鐘產(chǎn)生裝置212則可以實(shí)現(xiàn)除步驟506之外的步驟501至505。根據(jù)以上描述可以總結(jié)出本發(fā)明實(shí)施例三提出的基準(zhǔn)時(shí)鐘的實(shí)現(xiàn)流程，具體如圖 6所示包括如下步驟步驟601 將高頻晶體振蕩器產(chǎn)生的高頻時(shí)鐘的標(biāo)稱頻率乘以2后再作為分頻因子，對(duì)所述高頻時(shí)鐘分頻，輸出占空比為1頻率為0. 5赫茲的時(shí)鐘信號(hào)；步驟602 在所述占空比為1頻率為0. 5赫茲的時(shí)鐘信號(hào)的一個(gè)周期的高電平部 分，對(duì)低頻RC振蕩器產(chǎn)生的低頻振蕩時(shí)鐘進(jìn)行計(jì)數(shù)，所述高電平部分結(jié)束則計(jì)數(shù)完成，將 計(jì)數(shù)結(jié)果作為第三分頻因子保存；步驟603 根據(jù)所述第三分頻因子對(duì)低頻RC振蕩器產(chǎn)生的低頻振蕩時(shí)鐘進(jìn)行分 頻，產(chǎn)生并輸出1赫茲的基準(zhǔn)時(shí)鐘。較佳地，所述步驟601可以分為步驟601a 接收高頻晶體振蕩器產(chǎn)生的高頻時(shí)鐘以及所述高頻時(shí)鐘的標(biāo)稱頻率， 用所述標(biāo)稱頻率對(duì)所述高頻時(shí)鐘進(jìn)行分頻，輸出頻率為1赫茲的時(shí)鐘信號(hào)；步驟601b 對(duì)所述1赫茲的時(shí)鐘信號(hào)進(jìn)行二分頻，輸出占空比為1、頻率為0. 5赫 茲的時(shí)鐘信號(hào)?？蛇x地，所述步驟603之后，進(jìn)一步包括步驟604 用第四分頻因子對(duì)1赫茲基準(zhǔn)時(shí)鐘信號(hào)進(jìn)行分頻，產(chǎn)生時(shí)間間隔信號(hào)；步驟605 接收到時(shí)間間隔信號(hào)時(shí)用1赫茲基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生出高頻晶體振蕩器 的硬件啟動(dòng)信號(hào)發(fā)送至高頻晶體振蕩器，并轉(zhuǎn)至所述步驟601。本發(fā)明的技術(shù)方案利用高頻晶體振蕩器產(chǎn)生的高頻時(shí)鐘，通過SOC內(nèi)部硬件電路 得到1赫茲頻率的基準(zhǔn)時(shí)鐘的分頻因子，從而在不需要低頻晶體振蕩器的情況下得到精準(zhǔn) 的1赫茲頻率基準(zhǔn)時(shí)鐘，同時(shí)可以根據(jù)需要可以實(shí)現(xiàn)適時(shí)校準(zhǔn)的作用。本發(fā)明最有益的效果就是可以省掉SOC中為低頻晶體振蕩器配備的兩個(gè)低頻晶 振引腳，一方面為SOC實(shí)現(xiàn)更少引腳封裝產(chǎn)品提供可能，另外一方面可以使SOC在同樣引腳 數(shù)目下實(shí)現(xiàn)更多的功能。同時(shí)，在多媒體處理器SOC應(yīng)用中可以節(jié)省一個(gè)外部低頻晶體振 蕩器及其應(yīng)用電路所需元器件，能夠有效降低多媒體處理器SOC應(yīng)用產(chǎn)品的BOM成本，提高 SOC產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種集成電路，其特征在于，包括第一分頻單元、計(jì)數(shù)器、振蕩信號(hào)產(chǎn)生電路和第 二分頻單元；所述第一分頻單元用于通過對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分頻得 到第一基準(zhǔn)時(shí)鐘；振蕩信號(hào)產(chǎn)生電路用于產(chǎn)生一振蕩信號(hào)；計(jì)數(shù)器用于通過使用所述第一基準(zhǔn)時(shí)鐘對(duì)所述振蕩信號(hào)進(jìn)行計(jì)數(shù)得到所述振蕩信號(hào) 的頻率信息；所述第二分頻單元用于根據(jù)依據(jù)所述頻率信息得到的分頻因子對(duì)所述振蕩信號(hào)進(jìn)行 分頻得到第二基準(zhǔn)時(shí)鐘。
2.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述第一分頻單元包括第一分頻器 和第二分頻器；所述第一分頻器用于通過使用一個(gè)分頻因子對(duì)從所述集成電路外部輸入的外部時(shí)鐘 信號(hào)進(jìn)行分頻得到一時(shí)鐘信號(hào)；所述第二分頻器用于通過對(duì)所述第一分頻器得到的時(shí)鐘信號(hào)進(jìn)行二分頻得到第一基 準(zhǔn)時(shí)鐘信號(hào)。
3.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述第一分頻單元是一個(gè)分頻器，用 于通過使用一個(gè)分頻因子對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分頻得到第一 基準(zhǔn)時(shí)鐘。
4.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述集成電路還包括控制單元，用于 在所述計(jì)數(shù)器得到所述頻率信息后，控制所述第一分頻單元、計(jì)數(shù)器、和/或集成電路外部 的用于產(chǎn)生所述外部時(shí)鐘信號(hào)的時(shí)鐘產(chǎn)生單元進(jìn)入非工作狀態(tài)。
5.根據(jù)權(quán)利要求4所述的集成電路，其特征在于，該集成電路進(jìn)一步包括自動(dòng)校準(zhǔn)單 元，用于在預(yù)定的校準(zhǔn)間隔時(shí)間后控制所述第一分頻單元、計(jì)數(shù)器、以及所述時(shí)鐘產(chǎn)生單元 進(jìn)入工作狀態(tài)。
6.根據(jù)權(quán)利要求1至5任一項(xiàng)所述的集成電路，其特征在于，所述外部時(shí)鐘信號(hào)為高頻 時(shí)鐘信號(hào)，所述振蕩信號(hào)為低頻振蕩信號(hào)。
7.—種在集成電路中獲得基準(zhǔn)時(shí)鐘的方法，其特征在于，所述集成電路包括第一分頻 單元、計(jì)數(shù)器、振蕩信號(hào)產(chǎn)生電路和第二分頻單元，所述方法包括所述第一分頻單元通過對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分頻得到第 一基準(zhǔn)時(shí)鐘；計(jì)數(shù)器通過使用所述第一基準(zhǔn)時(shí)鐘對(duì)所述振蕩信號(hào)產(chǎn)生的一振蕩信號(hào)進(jìn)行計(jì)數(shù)得到 所述振蕩信號(hào)的頻率信息；所述第二分頻單元根據(jù)依據(jù)所述頻率信息得到的分頻因子對(duì)所述振蕩信號(hào)進(jìn)行分頻 得到第二基準(zhǔn)時(shí)鐘。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述第一分頻單元包括第一分頻器和第二分頻器；所述第一分頻單元所述通過對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分頻得 到第一基準(zhǔn)時(shí)鐘具體包括所述第一分頻器通過使用一個(gè)分頻因子對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分頻得到一時(shí)鐘信號(hào)；所述第一分頻器通過對(duì)所述第一分頻器得到的時(shí)鐘信號(hào)進(jìn)行二分頻得到第一基準(zhǔn)時(shí) 鐘信號(hào)。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述方法在得到所述振蕩信號(hào)的頻率信 息之后還包括控制所述第一分頻單元、計(jì)數(shù)器、和/或集成電路外部的用于產(chǎn)生所述外部 時(shí)鐘信號(hào)的時(shí)鐘產(chǎn)生單元進(jìn)入非工作狀態(tài)。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述方法在控制所述第一分頻單元、計(jì) 數(shù)器、和/或集成電路外部的用于產(chǎn)生所述外部時(shí)鐘信號(hào)的時(shí)鐘產(chǎn)生單元進(jìn)入非工作狀態(tài) 之后還包括在預(yù)定的校準(zhǔn)間隔時(shí)間后控制所述第一分頻單元、計(jì)數(shù)器、和/或所述時(shí)鐘產(chǎn) 生單元進(jìn)入工作狀態(tài)。
11.根據(jù)權(quán)利要求7至10任一項(xiàng)所述的方法，其特征在于，所述外部時(shí)鐘信號(hào)為高頻時(shí) 鐘信號(hào)，所述振蕩信號(hào)為低頻振蕩信號(hào)。
全文摘要
本發(fā)明公開了一種集成電路，包括第一分頻單元、計(jì)數(shù)器、振蕩信號(hào)產(chǎn)生電路和第二分頻單元；所述第一分頻單元用于通過對(duì)從所述集成電路外部輸入的外部時(shí)鐘信號(hào)進(jìn)行分頻得到第一基準(zhǔn)時(shí)鐘；振蕩信號(hào)產(chǎn)生電路用于產(chǎn)生一振蕩信號(hào)；計(jì)數(shù)器用于通過使用所述第一基準(zhǔn)時(shí)鐘對(duì)所述振蕩信號(hào)進(jìn)行計(jì)數(shù)得到所述振蕩信號(hào)的頻率信息；所述第二分頻單元用于根據(jù)依據(jù)所述頻率信息得到的分頻因子對(duì)所述振蕩信號(hào)進(jìn)行分頻得到第二基準(zhǔn)時(shí)鐘。本發(fā)明還公開了一種在集成電路中獲得基準(zhǔn)時(shí)鐘的方法。本發(fā)明方案可以在不需要低頻晶體振蕩器的情況下，得到精準(zhǔn)的基準(zhǔn)時(shí)鐘，從而集成電路上無需連接低頻晶體振蕩器的兩個(gè)引腳，可以節(jié)約寶貴的引腳資源。
文檔編號(hào)H03K21/40GK102006056SQ200910171539
公開日2011年4月6日 申請(qǐng)日期2009年8月28日 優(yōu)先權(quán)日2009年8月28日
發(fā)明者王惠剛 申請(qǐng)人:炬力集成電路設(shè)計(jì)有限公司