專利名稱：微延時調整裝置及壓控振蕩器的制作方法
技術領域：
本發(fā)明有關于延時調整(delay adjustment)，尤其有關于能夠提供亞皮秒 (sub-Pico second, sub-ps)數(shù)量級延時調整的微延時調整裝置。
背景技術：
現(xiàn)如今，在深亞微米(de印-submicron)電子技術中，信號速率(時鐘率)上升到 到GHz數(shù)量級。在如此高頻率下需要一種微延時調整，比如亞皮秒數(shù)量級延時調整。以4GHz采樣時間交替(time-interleaved)模數(shù)轉換器(ADC，圖中未示)為例， 若利用四個子ADC(sub-ADC)，則每個子ADC分擔1GHz。第一子ADC利用時鐘CK1，第二子 ADC利用時鐘CK2，第三子ADC利用時鐘CK3，第四子ADC利用時鐘CK4。這四個時鐘是交錯 的。舉例來說，時鐘CKl的脈沖出現(xiàn)在第一納秒(nano second, ns)，接著時鐘CK2的脈沖 出現(xiàn)在第二納秒，時鐘CK3的脈沖出現(xiàn)在第三納秒且時鐘CK4的脈沖出現(xiàn)在第四納秒。理 論上，這四個時鐘的脈沖沿應當完全對準。若在這些時鐘間發(fā)生1皮秒(ps)的采樣時鐘偏 差(skew)，則會導致若干分貝(dB)的總諧波失真(Total Harmonic Distortion，THD)。因 此，需要利用微延時調整補償諸如此類偏差。圖1是根據(jù)先前技術的延時調整裝置10的電路架構示意圖。如圖所示，延時調整 裝置10包括多個延時緩沖器，圖中僅示其中兩個延時緩沖器(如延時緩沖器12與14)作 為代表。對每個延時緩沖器來說，比如對于延時緩沖器12來說，多個電容器17連接到延時 緩沖器12的輸出端Va。多個電容器17彼此之間并聯(lián)。且并聯(lián)連接的多個緩沖器17與延 時緩沖器12串聯(lián)。每個電容器17與開關15串聯(lián)。通過控制開關15決定利用多少個電容 器17以及利用哪些個電容器17。于是獲得合成電容值。通過將延時緩沖器12的代表性輸 出阻抗Ra與合成電容值相乘來計算延時時間。然而，此種架構存在一些缺陷。當將調整分為大量步階時，布線變得很復雜。舉例來說，若有32個步階，則要利用 32個電容器17和32條線。每條線引入一個額外的寄生電容值，圖中標示為寄生電容器19， 其載于延時緩沖器12的輸出端Va。于是，由于寄生電容器19的存在增加了固有延時。而 且，延時調整裝置10能夠達到的最小延時有賴于延時調整裝置10能夠拉至的最小電容值。 例如，當前可用的電容器有金屬/絕緣體/金屬(metal/insulator/metal，MiM)電容器、金 屬/氧化物/金屬(metal/oxide/metal，MoM)電容器或金屬氧化半導體(MOS)電容器?？?制作的最小電容器是具有若干毫微微法拉(femto Farad, fF)電容值的電容器。也就是說， 最小的調整步階是將若干毫微微法拉的電容值與延時緩沖器12的輸出阻抗Ra相乘。眾所 周知，延時緩沖器12的輸出阻抗Ra是很大的。因此，微延時調整很難實現(xiàn)。

發(fā)明內容
有鑒于此，本發(fā)明提供一種微延時調整裝置及壓控振蕩器。依據(jù)本發(fā)明一個實施例提供一種微延時調整裝置，包括延時緩沖器，具有輸出阻 抗；電容器，與所述延時緩沖器串聯(lián)；以及可變電阻單元，與所述電容器串聯(lián)，且所述可變電阻單元具有與所述延時緩沖器的所述輸出阻抗相同數(shù)量級的可變電阻值。依據(jù)本發(fā)明另一個實施例提供一種壓控振蕩器，包括延時元件，具有輸出阻抗和 差分輸出對；一對電容器，每個所述電容器與所述延時元件的所述差分輸出對的其中一個 串聯(lián)；以及一對可變電阻單元，每個所述可變電阻單元與所述電容器的其中一個串聯(lián)，每個 所述可變電阻單元具有與所述延時元件的所述輸出阻抗相同數(shù)量級的可變電阻值。通過選擇與延時緩沖器的輸出阻抗具有相同數(shù)量級的可變電阻值，本發(fā)明能夠提 供亞皮秒調整步階且微延時調整所致的延時時間增量非常有限。以下根據(jù)多個圖式對本發(fā)明的較佳實施例進行詳細描述，本領域技術人員閱讀后 應可明確了解本發(fā)明的目的。


圖1是根據(jù)先前技術的延時調整裝置的電路架構示意圖。圖2是根據(jù)本發(fā)明的一個通用微延時調整裝置的電路架構示意圖。圖3是根據(jù)本發(fā)明第一實施例的微延時調整裝置的電路架構示意圖。圖4是根據(jù)本發(fā)明第二實施例的微延時調整裝置的電路架構示意圖。圖5是應用舉例中本發(fā)明用于VCO的電路架構示意圖。圖6是本發(fā)明的微延時裝置的噪聲仿真模型的等效電路示意圖。圖7是圖3的微延時調整裝置的DAC電壓和延時時間之間的關系示意圖。圖8是根據(jù)本發(fā)明的第三實施例的微延時調整裝置的電路架構示意圖。
具體實施例方式在權利要求書及說明書當中使用了某些詞匯來指稱特定的元件。所屬領域中的普 通技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本發(fā)明的權利 要求書及說明書并不以名稱的差異來作為區(qū)分元件的方式，而是以元件在功能上的差異來 作為區(qū)分的準則。在通篇說明書及后續(xù)的請求項當中所提及的“包含”為一開放式的用語， 故應解釋成“包含但不限定于”。以外，“耦接”一詞在此包含任何直接及間接的電氣連接手 段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接電氣連接于該第 二裝置，或通過其它裝置或連接手段間接地電氣連接至該第二裝置。圖2是根據(jù)本發(fā)明的一個通用微延時調整裝置20的電路架構示意圖。微延時調整 裝置20包括多個延時緩沖器。出于簡明之目的，附圖中僅顯示兩個延時緩沖器22與24。每 個延時緩沖器可藉由一個反相器實現(xiàn)。對于每個延時緩沖器來說，比如對于延時緩沖器22 來說，將電容器25與可變電阻單元27串聯(lián)連接于輸出端Va。也就是說，延時緩沖器22、電 容器25與可變電阻單元27串聯(lián)連接。根據(jù)本發(fā)明，為了達到微延時調整的目的，可變電阻 單元27的可變電阻值Rn可選擇為與延時緩沖器22的輸出阻抗Ra具有相同數(shù)量級，以達到 更有效的延時控制。較好地，可變電阻單元27的可變電阻值Rn在l/10XRa < Rn < IOXRa 范圍之內。更好地，可變電阻單元27的可變電阻值&在l/3XRa< Rn< 3XRa范圍之內。 選擇具有微小電容值的電容器25，比如電容值IfF。通過改變可變電阻單元27的可變電阻 值Rn更細微地調整延時時間。圖3是根據(jù)本發(fā)明第一實施例的微延時調整裝置30的電路架構示意圖。微延時調整裝置30包括多個延時緩沖器。出于簡明之目的，附圖中僅顯示兩個延時緩沖器32與 34。每個延時緩沖器可藉由一個反相器實現(xiàn)。對于每個延時緩沖器來說，比如對于延時緩 沖器32來說，微小電容器35 (例如電容值為IfF或IOfF)的一端連接至延時緩沖器32的 輸出端Va。在本實施例中，可變電阻單元藉由晶體管373實現(xiàn)。為了獲得大的線性控制范 圍，晶體管373更可藉由高電壓原生性N型金屬氧化半導體(Native NM0S)實現(xiàn)。當然，也 可利用任何其它合適類型的晶體管。晶體管373的漏極連接于電容器35的另一端，晶體管 373的源極接地。數(shù)模轉換器(digital-to-analog converter，DAC) 371連接于晶體管373 的柵極。DAC 371用于提供不同的控制電壓給晶體管373以作為晶體管373的柵極電壓。 眾所周知，晶體管373的柵極至源極(gate-to-source)電壓Ves與晶體管373的電阻值成 反比例。因此，通過控制柵極電壓，可按照期望改變所提供的電阻值。舉例來說，若DAC 371 輸出32個離散且不同的電壓等級，則晶體管373將提供32個不同的電阻值。相應地，晶體 管373結合電容器35提供32個不同的延時調整步階?？梢钥吹?，沿著信號路徑布線是簡 單的。雖然DAC側的布線會有幾分復雜，但是會被晶體管373阻絕而不影響主要信號。若 調整步階是個很大的數(shù)目(比如1024個步階)，如此實現(xiàn)方式則尤其優(yōu)于先前技術。先前 技術必須要利用很大數(shù)目(比如1024個)的電容器。根據(jù)本發(fā)明的此實施例易于藉由DAC 371在數(shù)字方式下調整柵極電壓，從而改變微延時調整裝置30的晶體管373所提供的電阻 值。若調整步階的數(shù)目并不大，則可利用本發(fā)明的第二實施例的架構。圖4是根據(jù)本 發(fā)明第二實施例的微延時調整裝置40的電路架構示意圖。微延時調整裝置40包括多個延 時緩沖器。出于簡明之目的，附圖中僅顯示兩個延時緩沖器42與44。每個延時緩沖器可藉 由一個反相器實現(xiàn)。對于每個延時緩沖器來說，比如對于延時緩沖器42來說，微小電容器 45(例如電容值IfF)的一端連接于延時緩沖器42的輸出端Va。在本實施例中，可變電阻單
元由多個晶體管471、472...... 479并聯(lián)實現(xiàn)。舉例來說，所有的晶體管471、472...... 429
連接在地與電容器45之間。當開啟時，每個晶體管471、472...... 479提供一個固定的電阻
值。每個晶體管471、472......或479分別由數(shù)字信號C1、C2......或C9控制開啟或關閉。
控制信號Cl、C2......C9分別供給晶體管471、472...... 479的柵極。藉由改變開啟的晶
體管的數(shù)目，電容器45和地之間電阻值被改變?？勺⒁獾?，選擇晶體管471、472...... 479
以便開啟的晶體管所提供的合成電阻值與延時緩沖器42的輸出阻抗Ra具有相同的數(shù)量 級。經(jīng)由這樣可達到有效的延時控制。本實施例最重要的優(yōu)勢在于可以非?？斓那袚Q(即
開啟或閉合)晶體管471、472...... 479以提供不同值的迅速延時調整步階。雖然對晶體
管471、472...... 479的布線有幾分復雜并且會導致寄生電容值，但延時緩沖器42不會受
到這種影響。如上所述，電容器45有一個非常小的電容值(比如InF)，并且晶體管471、
472...... 479的布線所產(chǎn)生的寄生電容值與電容器45串聯(lián)，因此，電容器45壓制了寄生電
容值的影響。本發(fā)明的微延時調整裝置可用于多種應用。舉例來說，本發(fā)明的技術可用于壓控 振蕩器(Voltage Control Oscillator, VC0)以細微地調整VCO頻率，從而將對VCO進行的 數(shù)字控制延時的量化誤差最小化。圖5是應用舉例中本發(fā)明用于VCO的電路架構示意圖。 如圖所示，V⑶50包括VCO延時元件(即延時緩沖器)52。VCO延時元件52連接于前一級 的另一個VCO延時元件(圖中未示)。VCO延時元件52具有差分輸出對Vw和Vtff,且Vffl和
6Vtff均與電容器55和可變電阻單元57串聯(lián)。可變電阻單元57可用之前第一實施例或第二 實施例所描述的可變電阻單元來實現(xiàn)。當連接于輸出Von或Vtff的負載改變時，VCO頻率則 改變。對于VCO應用來說，由于可變電阻單元57的噪聲會影響VCO延時元件52的輸出 電壓，因此需要考慮可變電阻單元57所導致的噪聲。相當數(shù)量的噪聲會導致后續(xù)延時元件 的分割點(即采樣點)的偏移。通過認真分析可發(fā)現(xiàn)，相較于延時元件52本身所貢獻的熱 噪聲(thermal noise)，可變電阻單元57所導致的噪聲非常有限。細節(jié)進一步描述如下。圖6是本發(fā)明的微延時裝置的噪聲仿真模型的等效電路示意圖。請一并參照圖2， 在圖6中，電阻62代表延時緩沖器22的輸出阻抗Ra，電容器65等效于電容器25，電阻67 代表可變電阻單元27的電阻值Rn，且電壓源69仿真可變電阻單元27的噪聲Vn。于是，V2n =AkTRl以及G2 = I
⑴
AkTR
sCR假設 Rn= Ra，則
4kTR
sCR
\ + 2CR
\ + sC(Ra+Rn)
df < \kTRadf
df
⑵
⑶其中f kTRadf是延時緩沖器22本身所貢獻的熱噪聲。也就是說，可變電阻單元 27的噪聲Vn所導致的嚴重影響低于延時緩沖器22本身所貢獻的熱噪聲所導致影響的1/4。 因此，可變電阻單元27所導致的噪聲影響非常有限。此處將描述用于65nm工藝的數(shù)字示例。請參照圖3，每個延時緩沖器32和34均 由反相器構成，該反相器包括一個寬度ι μ m且長度70nm的PMOS和一個寬度0. 5μ m且長度 70nm的NMOS。PMOS和NMOS的導電性(conductivity)分別是72 μ和50 μ。在此例中電容 器35的電容值為10fF。晶體管373是寬度0. 5μπι且長度1. 2 μ m的高電壓原生性NM0S。 圖7是圖3的微延時調整裝置30的DAC電壓和延時時間之間的關系示意圖。DAC 371所提 供的電壓等級大約在0. 5V 2. 5V之間，如圖7的圖表所示。與這些控制電壓對應的所獲 得的延時時間也在圖7的同一圖表中列示。延時緩沖器32的輸入端和延時緩沖器34的輸 出端之間(即圖3所示的Vi和V。之間)量測的延時時間與和DAC 371所提供的控制電壓 都在圖7的圖表中對應顯示?？梢钥吹?，對于大約2V的電壓范圍(即0.5V到2.5V)可獲 得大約0. 7ps延時的線性調整范圍(比如從18. 9678ps到19. 6924ps)，該線性調整范圍稱 為線性區(qū)域。當利用4-位DAC時，則有16個步階。在此種情況下，一個約為0.04ps/步階 (即0.7/16 ^ 0.04 )的微延時調整步階則實現(xiàn)了。可注意到，對于范圍在0 2. 5V間 的DAC控制電壓來說，本發(fā)明的微延時調整裝置所導致的總的額外延時增量僅有4ps，這相 較于先前技術來說是很小的。對于來自DAC 371的范圍在0 0. 5V的控制電壓，匪OS晶體管373的電阻值從 無限值到有限值。這就是為何DAC電壓的一個微小改變就導致相當大延時的原因。為了消 除與范圍在0 0. 5V間的DAC電壓相對應的延時的非線性范圍，提出如圖8所示的可能改 進。圖8是根據(jù)本發(fā)明的第三實施例的微延時調整裝置80的電路架構示意圖。微延時調
7整裝置80相似于圖3所示微延時調整裝置30，延時緩沖器82、延時緩沖器84、電容器85、 晶體管873和DAC 871的運作分別與延時緩沖器32、延時緩沖器34、電容器35、晶體管373 和DAC 371的運作相似，此處為簡潔不再贅述，不同之處僅在于微延時調整裝置80更包括 一個連接于電容器85的微小的電阻877。在本實施例中，電阻877的一端連接于電容器85， 另一端接地。也就是說，電阻877與晶體管873并聯(lián)，晶體管873耦接于電阻器85與地之 間。因此，當晶體管873關閉時，仍有一個小的電阻值(即電阻877的電阻值)連接至電容 器85。 雖然本發(fā)明已就較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技 術領域中普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作各種的變更和潤飾。因 此，本發(fā)明的保護范圍當視之前的權利要求書所界定為準。
權利要求
一種微延時調整裝置，其特征在于，包括延時緩沖器，具有輸出阻抗；電容器，與所述延時緩沖器串聯(lián)；以及可變電阻單元，與所述電容器串聯(lián)，且所述可變電阻單元具有與所述延時緩沖器的所述輸出阻抗相同數(shù)量級的可變電阻值。
2.權利要求1所述的微延時調整裝置，其特征在于，所述可變電阻單元的所述可變電 阻值在所述延時緩沖器的所述輸出阻抗的1/10與所述延時緩沖器的所述輸出阻抗的10倍 之間。
3.權利要求2所述的微延時調整裝置，其特征在于，所述可變電阻單元的所述可變電 阻值在所述延時緩沖器的所述輸出阻抗的1/3與所述延時緩沖器的所述輸出阻抗的3倍之 間。
4.權利要求1所述的微延時調整裝置，其特征在于，所述可變電阻單元包括晶體管，所 述晶體管耦接于所述電容器和地之間，且所述晶體管具有柵極，用于接收控制電壓，以提供 與所述控制電壓對應的阻值。
5.權利要求4所述的微延時調整裝置，其特征在于，所述可變電阻單元進一步包括數(shù) 模轉換器，所述數(shù)模轉換器連接于所述晶體管的所述柵極，用于提供多個不同的控制電壓 給所述晶體管，且所述晶體管提供與多個不同的所述控制電壓對應的不同阻值。
6.權利要求4所述的微延時調整裝置，其特征在于，所述可變電阻單元進一步包括電 阻，所述電阻與所述晶體管并聯(lián)。
7.權利要求1所述的微延時調整裝置，其特征在于，所述可變電阻單元包括多個晶體 管，所述多個晶體管彼此并聯(lián)，且并聯(lián)連接的所述多個晶體管與所述電容器串聯(lián)。
8.權利要求7所述的微延時調整裝置，其特征在于，所述多個晶體管分別被開啟或關 閉，且所述可變電阻單元的電阻值取決于開啟的晶體管的數(shù)目。
9.一種壓控振蕩器，其特征在于，包括延時元件，具有輸出阻抗和差分輸出對；一對電容器，每個電容器與所述延時元件的所述差分輸出對的其中一個串聯(lián)；以及一對可變電阻單元，每個所述可變電阻單元與所述電容器的其中一個串聯(lián)，每個所述 可變電阻單元具有與所述延時元件的所述輸出阻抗相同數(shù)量級的可變電阻值。
10.權利要求9所述的壓控振蕩器，其特征在于，每個所述可變電阻單元的所述可變電 阻值在所述延時元件的所述輸出阻抗的1/10與所述延時元件的所述輸出阻抗的10倍之 間。
11.權利要求10所述的壓控振蕩器，其特征在于，所述可變電阻單元的所述可變電阻 值在所述延時元件的所述輸出阻抗的1/3與所述延時元件的所述輸出阻抗的3倍之間。
12.權利要求9所述的壓控振蕩器，其特征在于，每個所述可變電阻單元包括晶體管， 所述晶體管耦接于所述電容器和地之間，且所述晶體管具有柵極，用于接收控制電壓，以提 供與所述控制電壓對應的阻值。
13.權利要求12所述的壓控振蕩器，其特征在于，每個所述可變電阻單元進一步包括 數(shù)模轉換器，所述數(shù)模轉換器連接于所述晶體管的所述柵極，用于提供多個不同的控制電 壓給所述晶體管，且所述晶體管提供與多個不同的所述控制電壓對應的不同阻值。
14.權利要求12所述的壓控振蕩器，其特征在于，所述可變電阻單元進一步包括電阻， 且所述電阻與所述晶體管并聯(lián)。
15.權利要求9所述的壓控振蕩器，其特征在于，每個所述可變電阻單元包括多個晶體 管，所述多個晶體管彼此并聯(lián)，且并聯(lián)連接的所述多個晶體管與所述電容器串聯(lián)。
16.權利要求15所述的壓控振蕩器，其特征在于，所述可變電阻單元的所述多個晶體 管分別被開啟或關閉，且所述可變電阻單元的電阻值取決于開啟的晶體管的數(shù)目。
全文摘要
本發(fā)明提供一種微延時調整裝置及壓控振蕩器，其中微延時調整裝置包括延時緩沖器，具有輸出阻抗；電容器，與所述延時緩沖器串聯(lián)；以及可變電阻單元，與所述電容器串聯(lián)，且所述可變電阻單元具有與所述延時緩沖器的所述輸出阻抗相同數(shù)量級的可變電阻值。通過選擇與延時緩沖器的輸出阻抗具有相同數(shù)量級的可變電阻值，本發(fā)明能夠提供亞皮秒調整步階且微延時調整所致的延時時間增量非常有限。
文檔編號H03B5/04GK101908867SQ20091017112
公開日2010年12月8日 申請日期2009年9月1日 優(yōu)先權日2009年6月3日
發(fā)明者劉學欣 申請人:聯(lián)發(fā)科技股份有限公司