專利名稱：基準(zhǔn)時(shí)鐘采樣數(shù)字鎖相環(huán)/鎖頻環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及ー種鎖相環(huán)電路，尤其涉及ー種對(duì)頻率而非相位和誤差進(jìn)行操作的采樣數(shù)字鎖相環(huán)。
背景技術(shù)：
鎖相環(huán)(Phase Locked Loop,PU)是眾所周知的用于獲得穩(wěn)定的(有時(shí)是可變的或可調(diào)的)高頻輸出信號(hào)的電路。PLL被廣泛用于通信電路，例如，用于產(chǎn)生調(diào)制和解調(diào)無線電通信信號(hào)用的載波頻率信號(hào)和本地振蕩器頻率信號(hào)的通信電路。PLL將分頻后的射頻(Radio Frequency, RF)信號(hào)與基準(zhǔn)時(shí)鐘進(jìn)行比較以實(shí)現(xiàn)鎖相，從而使未分頻的RF輸出的頻率穩(wěn)定。圖7示出傳統(tǒng)的模擬PLL的功能框圖。鑒頻鑒相器(Phase Frequency Detector,PFD) 12將來自精密源14 (例如，晶體振蕩器)的基準(zhǔn)時(shí)鐘的相位與來自分頻器16的反饋信號(hào)的相位進(jìn)行比較。分頻器16將RF輸出信號(hào)下分頻至PLL工作頻率。PFD12將基準(zhǔn)時(shí)鐘和分頻后的RF信號(hào)之間的相位差轉(zhuǎn)換為控制電壓電平輸出。濾波器18對(duì)PFD12的輸出進(jìn)行低通濾波，且將控制電壓輸入到壓控振蕩器(Voltage Controlled Oscillator, VC0) 19,VCO19響應(yīng)于控制電壓電平而改變RF輸出信號(hào)的頻率。最近，數(shù)字PLL(Digital PLL, DPLL)架構(gòu)已經(jīng)發(fā)展，其中，以量化方式測(cè)量相位差且將該相位差轉(zhuǎn)換為用于數(shù)控振蕩器(Digitally Controlled Oscillator,DC0)的數(shù)字控制碼。在相位域的PLL中，需要實(shí)質(zhì)的模擬電路來達(dá)到足夠精細(xì)的相位分辨率以滿足相位噪聲需求。一種這樣的電路是時(shí)間數(shù)字轉(zhuǎn)換器(Time-to-Digital Converter, TDC)。TDC是用于將包括脈沖(或狀態(tài)轉(zhuǎn)換邊緣)的信號(hào)轉(zhuǎn)換成其時(shí)間指標(biāo)的數(shù)字表示的設(shè)備。也就是說，TDC輸出周期信號(hào)的各個(gè)脈沖或邊緣的到達(dá)時(shí)間。現(xiàn)有的相位域的DPLL具有許多缺陷。相位域中的控制參數(shù)的準(zhǔn)確表示需要無限大的動(dòng)態(tài)范圍(這是因?yàn)橄辔豢偸菈埓?。實(shí)際的實(shí)現(xiàn)通常需要N*2 的覆蓋范圍和大型累加器。計(jì)算時(shí)鐘必須為基準(zhǔn)時(shí)鐘的重定時(shí)版本。這些時(shí)鐘相對(duì)于彼此是異步的，這會(huì)導(dǎo)致亞穩(wěn)態(tài)問題。因?yàn)镈CO需要頻率控制碼，所以必須將相位轉(zhuǎn)換為頻率。TDC是模擬模塊，且通常具有模擬減損(諸如不匹配)；TDC通常需要大的區(qū)域且還可吸引大量電流。最后，TDC需要模擬設(shè)計(jì)知識(shí)且在整個(gè)半導(dǎo)體エ藝生產(chǎn)中不是很便攜(例如，65nm、40nm和32nm的互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor, CMOS)節(jié)點(diǎn))。

發(fā)明內(nèi)容
根據(jù)本文中所描述的ー個(gè)或多個(gè)實(shí)施方式，數(shù)字鎖相環(huán)(DPLL)運(yùn)行在頻域中。通過利用(更高頻率的)DCO時(shí)鐘進(jìn)行采樣來確定基準(zhǔn)頻率時(shí)鐘信號(hào)的周期(因此頻率)。將該周期與表示所需頻率的周期進(jìn)行比較，且在環(huán)路濾波器中對(duì)頻率誤差信號(hào)求積分，并將積分后的頻率誤差信號(hào)作為DCO的控制輸入。為了防止因頻率確定和比較操作中的量化誤差的累積而產(chǎn)生的雜散發(fā)射，在采樣之前使基準(zhǔn)頻率時(shí)鐘信號(hào)的狀態(tài)轉(zhuǎn)換邊緣的到達(dá)時(shí)間隨機(jī)化。邊緣隨機(jī)化控制信號(hào)優(yōu)選地具有三角概率密度函數(shù)，且其頻譜具有在DPLL的環(huán)路帶寬之外的最大量的能量，因此，利用環(huán)路濾波器過濾掉因量化誤差的累積所引起的雜散發(fā)射。一個(gè)實(shí)施方式涉及ー種頻域數(shù)字鎖相環(huán)(DPLL)。該DPLL包括數(shù)控振蕩器(DCO)，該DCO用于響應(yīng)于所應(yīng)用的數(shù)字控制輸入而產(chǎn)生具有ー頻率的時(shí)鐘信號(hào)。該DPLL還包括延遲調(diào)制電路，該延遲調(diào)制電路用于接收基準(zhǔn)頻率時(shí)鐘信號(hào)且使基準(zhǔn)頻率時(shí)鐘信號(hào)的狀態(tài)轉(zhuǎn)換邊緣的定時(shí)隨機(jī)化，從而產(chǎn)生具有與基準(zhǔn)頻率時(shí)鐘信號(hào)相同的長(zhǎng)期頻率的隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)。該DPLL還包括采樣電路，該采樣電路用于以DCO時(shí)鐘信號(hào)的頻率對(duì)隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)進(jìn)行采樣且確定隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)的周期。該DPLL還包括比較器，該比較器用于比較所確定的隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)的周期和表示所需頻率的周期的頻率控制字，并產(chǎn)生頻率誤差信號(hào)。最后，該DPLL包括環(huán)路濾波器，該環(huán)路濾波器用于對(duì)頻率誤差信號(hào)求積分且產(chǎn)生數(shù)字控制輸入，該數(shù)字控制輸入用于驅(qū)動(dòng)DCO產(chǎn)生處于所需頻率的輸出信號(hào)。另ー實(shí)施方式涉及ー種運(yùn)行頻域DPLL的方法。使基準(zhǔn)頻率時(shí)鐘信號(hào)的狀態(tài)轉(zhuǎn)換邊緣的定時(shí)隨機(jī)化。確定隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)的頻率。將所確定的隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)的頻率與所需頻率進(jìn)行比較，以產(chǎn)生頻率誤差。利用頻率誤差控制DC0，以驅(qū)動(dòng)DCO輸出所需頻率。使基準(zhǔn)頻率時(shí)鐘信號(hào)的狀態(tài)轉(zhuǎn)換邊緣的定時(shí)隨機(jī)化避免了確定基準(zhǔn)頻率的過程中量化誤差的累積，量化誤差的累積將導(dǎo)致DPLL輸出中的雜散發(fā)射。


圖1是根據(jù)本發(fā)明的實(shí)施方式的采樣DPLL架構(gòu)的功能框圖；圖2是圖1的采樣電路的功能框圖；圖3是模擬采樣單元架構(gòu)的功能框圖；圖4是延遲調(diào)制電路的概念性的功能電路圖；圖5是高頻振動(dòng)信號(hào)的頻譜的曲線圖；圖6是運(yùn)行DPLL的方法的流程圖；以及圖7是現(xiàn)有的模擬PLL的功能框圖。
具體實(shí)施例方式圖1示出根據(jù)本發(fā)明的實(shí)施方式的采樣數(shù)字鎖相環(huán)(DPLL)架構(gòu)20。DPLL20包括數(shù)控振蕩器(DCO) 22、采樣電路26 (在圖2中更詳細(xì)地描述)、基準(zhǔn)時(shí)鐘fKEF34、周期計(jì)數(shù)電路44、差分電路32和環(huán)路濾波器52。例如，DPLL20的輸出信號(hào)21的頻率fQUT是DC022的輸出信號(hào)24的頻率fDeQ的一半(fDro在時(shí)鐘分頻電路23中被分頻)。DPLL20利用DCO時(shí)鐘fDC0對(duì)基準(zhǔn)時(shí)鐘fKEF進(jìn)行采樣。DPLL20在概念上是控制DC022的頻域PLL。對(duì)頻率而非相位進(jìn)行所有的計(jì)算。更詳細(xì)地，DC022在頻率fDro處產(chǎn)生輸出的DCO時(shí)鐘24。DCO時(shí)鐘fDro24是給采樣電路26的采樣時(shí)鐘，采樣電路26對(duì)具有頻率的隨機(jī)化的基準(zhǔn)時(shí)鐘信號(hào)32進(jìn)行采樣。基準(zhǔn)時(shí)鐘信號(hào)34來自基準(zhǔn)時(shí)鐘源36，例如晶體振蕩器?？勺冄舆t電路39在接收到來自高頻振動(dòng)電機(jī)40的延遲調(diào)制信號(hào)41時(shí)，按照ー種方式將基準(zhǔn)時(shí)鐘信號(hào)34的轉(zhuǎn)換邊緣隨機(jī)化，在本文中將更詳細(xì)地描述這種方式。在較長(zhǎng)時(shí)期內(nèi)，んび=/] ^;僅將轉(zhuǎn)換邊緣隨機(jī)化。圖2示出采樣電路26的實(shí)施方式，該采樣電路26如上述并入的共同未決的專利申請(qǐng)中所述。簡(jiǎn)要地說，采樣電路26包括多級(jí)串聯(lián)的采樣單元28。每個(gè)后ー級(jí)包括的采樣単元的數(shù)量是并行排布的前一級(jí)的采樣單元28的數(shù)量的兩倍。此外，采樣時(shí)鐘24在每ー級(jí)處都被分頻器30分頻為二分之一。因此，將每個(gè)后一級(jí)的時(shí)鐘控制在前一級(jí)的采樣頻率的一半處。檢測(cè)電路31處理最后ー級(jí)米樣單兀28的輸出。圖3示出采樣單元28的功能框圖。每個(gè)采樣單元28包括串聯(lián)的鐘控反相器29的兩條并行的支路。每個(gè)鐘控反相器用于在所應(yīng)用的采樣時(shí)鐘信號(hào)的一個(gè)相位期間驅(qū)動(dòng)其具有與其輸入端處相反的狀態(tài)的輸出，并且用于在采樣時(shí)鐘的另ー相位期間提供其高阻抗輸出或三態(tài)輸出。利用平衡的采樣時(shí)鐘信號(hào)的相反分量鐘控每個(gè)下ー級(jí)鐘控反相器29(即，應(yīng)用于相鄰的鐘控反相器29的時(shí)鐘信號(hào)具有180°的相位差)。如圖3所示，當(dāng)串聯(lián)時(shí)且時(shí)鐘相位交替變化時(shí)，每個(gè)鐘控反相器用作為具有増益的采樣保持電路，其中，保持電容是下一級(jí)反相器的輸入電容?？商孢x地，當(dāng)串聯(lián)時(shí)且時(shí)鐘相位交替變化時(shí)，鐘控反相器29可以被看作為具有反相輸 出的透明鎖存器，如圖2中的L所示。如上述所引用的共同未決專利申請(qǐng)中詳細(xì)地描述，串聯(lián)的鐘控反相器結(jié)構(gòu)對(duì)所應(yīng)用的輸入信號(hào)的狀態(tài)進(jìn)行采樣，在上支路或“偶”支路和下支路或“奇”支路上交替地輸出樣本，每個(gè)樣本處于采樣時(shí)鐘24的頻率的一半處。采樣單元28以節(jié)能方式運(yùn)行，幾乎沒有亞穩(wěn)態(tài)危險(xiǎn)(由于在鐘控反相器29中不存在任何反饋存儲(chǔ)機(jī)制或再生増益)。再次參照?qǐng)D1和圖2，采樣電路26用于使用頻率為fDC0的DCO時(shí)鐘24作為采樣時(shí)鐘來對(duì)頻率為的輸入的隨機(jī)化的基準(zhǔn)時(shí)鐘信號(hào)32的狀態(tài)進(jìn)行采樣。在無線收發(fā)器中，通常將DC022的頻率選擇為所需的本地振蕩器(Local Oscillator, L0)的頻率的兩倍，即2倍的過采樣(因?yàn)?*L0便于產(chǎn)生用于混頻器的正交信號(hào))。因此，利用0.5*TDa)的分辨率對(duì)隨機(jī)化的基準(zhǔn)時(shí)鐘32進(jìn)行采樣。在采樣電路26中的每個(gè)下一級(jí)采樣単元28處，樣本輸出的數(shù)目加倍而頻率減半。檢測(cè)電路31處理最后ー級(jí)采樣單元28的輸出。在ー實(shí)施方式中，檢測(cè)電路31對(duì)并行的樣本進(jìn)行邏輯或運(yùn)算以檢測(cè)邏輯-1，其表示輸入的隨機(jī)化的基準(zhǔn)時(shí)鐘32的正邊緣或正的狀態(tài)轉(zhuǎn)換。還輸出下分頻的采樣時(shí)鐘24作為用于DPLL20中的數(shù)字電路的通用時(shí)鐘。周期計(jì)數(shù)電路44對(duì)連續(xù)的邏輯-1樣本的數(shù)目進(jìn)行計(jì)數(shù)，且輸出n位的數(shù)字值，該數(shù)字值表示在半個(gè)DCO周期的倍數(shù)中的隨機(jī)化的基準(zhǔn)時(shí)鐘/ h, 32的周期。將該周期(即，隨機(jī)化的基準(zhǔn)時(shí)鐘趴32的頻率)與在差分電路50處所需的周期計(jì)數(shù)相比較，該周期計(jì)數(shù)表示預(yù)定的頻率控制字48。在環(huán)路濾波器52中對(duì)頻率誤差求積分，環(huán)路濾波器52將DC022驅(qū)動(dòng)至所需的頻率(和相位)。由于頻率控制字48可以是分?jǐn)?shù)，因此可以編程任何頻率。因此，采樣DPLL的輸出不限于整倍數(shù)的基準(zhǔn)頻率。雖然在概念上頻域的DPLL20非常簡(jiǎn)單，但是在現(xiàn)實(shí)中，對(duì)于ー些頻率控制字值，可能會(huì)出現(xiàn)因同樣的截?cái)嗾`差的(無休止的)重復(fù)而引起的極限循環(huán)。這會(huì)造成DPLL20的輸出頻譜中的雜散發(fā)射，這在無線傳輸系統(tǒng)中應(yīng)當(dāng)被避免。在不做調(diào)整的情況下，將利用基準(zhǔn)時(shí)鐘fKEF34的周期估計(jì)的量化誤差(即，周期計(jì)數(shù)量化誤差)來確定DPLL20的帶內(nèi)相位噪聲?？梢岳萌缦鹿接?jì)算所產(chǎn)生的帶內(nèi)相位
噪聲:
權(quán)利要求
1.一種頻域數(shù)字鎖相環(huán)DPLL，包括: 數(shù)控振蕩器DCO，所述DCO用于響應(yīng)于所應(yīng)用的數(shù)字控制輸入而產(chǎn)生具有ー頻率的時(shí)鐘信號(hào)； 延遲調(diào)制電路，所述延遲調(diào)制電路用于接收基準(zhǔn)頻率時(shí)鐘信號(hào)且使所述基準(zhǔn)頻率時(shí)鐘信號(hào)中的狀態(tài)轉(zhuǎn)換邊緣的定時(shí)隨機(jī)化，從而產(chǎn)生具有相同的長(zhǎng)期頻率的隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)； 采樣電路，所述采樣電路用于以所述DCO的時(shí)鐘信號(hào)頻率對(duì)所述隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)進(jìn)行采樣； 周期確定電路，所述周期確定電路用于確定所述隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)的周期；比較器，所述比較器用于比較所確定的所述隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)的周期和表示所需頻率的周期的頻率控制字，并產(chǎn)生頻率誤差信號(hào)；以及 環(huán)路濾波器，所述環(huán)路濾波器用于對(duì)所述頻率誤差信號(hào)求積分且產(chǎn)生數(shù)字控制輸入，所述數(shù)字控制輸入用于驅(qū)動(dòng)所述DCO產(chǎn)生處于所述所需頻率的輸出信號(hào)。
2.根據(jù)權(quán)利要求1所述的DPLL，還包括基準(zhǔn)頻率時(shí)鐘源，所述基準(zhǔn)頻率時(shí)鐘源用于產(chǎn)生所述基準(zhǔn)頻率時(shí)鐘信號(hào)。
3.根據(jù)權(quán)利要求1所述的DPLL，還包括高頻振動(dòng)電路，所述高頻振動(dòng)電路用于控制所述延遲調(diào)制電路以使所述基準(zhǔn)頻率時(shí)鐘信號(hào)中的狀態(tài)轉(zhuǎn)換邊緣的定時(shí)隨機(jī)化。
4.根據(jù)權(quán)利要求3所述的DPLL，其中，所述高頻振動(dòng)電路包括: 偽隨機(jī)ニ進(jìn)制序列PRBS發(fā)生器，所述PRBS發(fā)生器用于產(chǎn)生PRBS ;以及 高通濾波器，所述高通濾波 器用于濾波所述PRBS ； 其中，所述高頻振動(dòng)電路用于輸出高通濾波后的PRBS作為控制所述延遲調(diào)制電路的控制信號(hào)。
5.根據(jù)權(quán)利要求4所述的DPLL，其中，所述高通濾波后的PRBS展示出三角概率密度函數(shù)。
6.根據(jù)權(quán)利要求4所述的DPLL，其中，所述延遲調(diào)制電路包括多個(gè)串聯(lián)的可編程的延遲元件，每個(gè)可編程的延遲元件用于響應(yīng)于所述控制信號(hào)而可選擇地將傳送的輸入信號(hào)延遲預(yù)定量。
7.根據(jù)權(quán)利要求3所述的DPLL，其中，所述高頻振動(dòng)電路的輸出的頻譜的能量基本上在DPLL (20)的環(huán)路帶寬之外。
8.根據(jù)權(quán)利要求1所述的DPLL，其中，所述采樣電路包括: 多級(jí)串聯(lián)的采樣單元，其中，每個(gè)后ー級(jí)包括的采樣單元的數(shù)量是并行排布的前ー級(jí)的采樣單元的數(shù)量的兩倍； 多個(gè)時(shí)鐘分頻器，所述多個(gè)時(shí)鐘分頻器用于在每一級(jí)串聯(lián)的采樣單元處將采樣時(shí)鐘分頻為二分之一；以及 檢測(cè)電路，所述檢測(cè)電路用于通過處理最后一級(jí)采樣単元的輸出來檢測(cè)ー個(gè)或多個(gè)隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)狀態(tài)轉(zhuǎn)換邊緣。
9.根據(jù)權(quán)利要求8所述的DPLL，其中，每個(gè)采樣單元用于在兩條包括串聯(lián)的鐘控反相器的并行支路中的每條支路上將所述隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)的樣本多路分用，且其中，每條支路上的所述鐘控反相器由所述采樣時(shí)鐘和反相的采樣時(shí)鐘交替地鐘控。
10.ー種運(yùn)行頻域數(shù)字鎖相環(huán)DPLL的方法,包括: 使基準(zhǔn)頻率時(shí)鐘信號(hào)的狀態(tài)轉(zhuǎn)換邊緣的定時(shí)隨機(jī)化； 確定隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)的頻率； 將所確定的所述隨機(jī)化的基準(zhǔn)頻率時(shí)鐘信號(hào)的頻率與所需頻率進(jìn)行比較，以產(chǎn)生頻率誤差；以及 利用所述頻率誤差控制數(shù)控振蕩器DCO，以驅(qū)動(dòng)所述DCO輸出所述所需頻率。
11.根據(jù)權(quán)利要求10所述的方法，還包括:在控制所述DCO之前，在環(huán)路濾波器中對(duì)所述頻率誤差求積分。
12.根據(jù)權(quán)利要求10所述的方法，其中，使基準(zhǔn)頻率時(shí)鐘信號(hào)的狀態(tài)轉(zhuǎn)換邊緣的定時(shí)隨機(jī)化包括:利用具有三角概率密度函數(shù)的控制信號(hào)控制延遲調(diào)制器。
13.根據(jù)權(quán)利要求10所述的方法，其中，使基準(zhǔn)頻率時(shí)鐘信號(hào)的狀態(tài)轉(zhuǎn)換邊緣的定時(shí)隨機(jī)化包括:利用控制信號(hào)控制延遲調(diào)制器，所述控制信號(hào)的頻譜包含所述DPLL的環(huán)路帶寬之外的大量能量。
14.根據(jù)權(quán)利要求13所述的方法，還包括:通過對(duì)偽隨機(jī)ニ進(jìn)制序列進(jìn)行高通濾波來產(chǎn)生所述控制信號(hào)。
15.根據(jù)權(quán)利要求13所述的方法，其中，利用控制信號(hào)控制延遲調(diào)制器包括:響應(yīng)于所述控制信號(hào)而在所述延遲調(diào)制器的ー個(gè)或多個(gè)連續(xù)級(jí)處可選擇地延遲所述基準(zhǔn)頻率時(shí)鐘 信號(hào)。
16.根據(jù)權(quán)利要求15所述的方法，其中，所述控制信號(hào)包括多位數(shù)字值，每位數(shù)字值對(duì)應(yīng)于所述延遲調(diào)制器的ー級(jí)，且其中，每位數(shù)字值用于使所述延遲調(diào)制器在對(duì)應(yīng)級(jí)處可選擇地將信號(hào)延遲預(yù)定量。
全文摘要
一種數(shù)字鎖相環(huán)(DPLL)運(yùn)行在頻域中。通過利用(更高頻率的)數(shù)控振蕩器(DCO)時(shí)鐘進(jìn)行采樣來確定基準(zhǔn)頻率時(shí)鐘信號(hào)的周期(因此頻率)。將該周期與表示所需頻率的周期進(jìn)行比較，且在環(huán)路濾波器中對(duì)頻率誤差信號(hào)求積分，并將積分后的頻率誤差信號(hào)作為DCO的控制輸入。為了防止因頻率確定和比較操作中的量化誤差的累積而產(chǎn)生的雜散發(fā)射，在采樣之前使基準(zhǔn)頻率時(shí)鐘信號(hào)的狀態(tài)轉(zhuǎn)換邊緣的到達(dá)時(shí)間隨機(jī)化。邊緣隨機(jī)化控制信號(hào)優(yōu)選地具有三角概率密度函數(shù)，且其頻譜具有在DPLL的環(huán)路帶寬之外的最大量的能量，因此，利用環(huán)路濾波器過濾掉因量化誤差的累積所引起的雜散發(fā)射。
文檔編號(hào)H03L7/099GK103141030SQ201180047465
公開日2013年6月5日 申請(qǐng)日期2011年9月28日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者保羅·馬特曼, 約翰內(nèi)斯·佩特魯斯·安東尼厄斯·弗蘭巴赫 申請(qǐng)人:意法愛立信有限公司