用光纖傳輸的采樣時鐘同步裝置制造方法
【專利摘要】一種時分多路復用系統(tǒng)領域的用光纖傳輸的采樣時鐘同步裝置，包括：設置于各個數據采集點的信號發(fā)生器、光電轉換器和電源調理電路，其中：各個數據采集點的光電轉換器由光纖相互連接，各個數據采集點中，信號發(fā)生器的發(fā)生器輸出端和發(fā)生器輸入端分別與光電轉換器的接收器輸入端和接收器輸出端相連，電源調理電路的端口分別與信號發(fā)生器和光電轉換器的各個電源端口相連。本實用新型能夠消除各個數據采集點的同步誤差。
【專利說明】用光纖傳輸的采樣時鐘同步裝置

【技術領域】
[0001]本實用新型涉及的是一種時分多路復用系統(tǒng)領域的裝置，具體是一種用光纖傳輸的采樣時鐘同步裝置。

【背景技術】
[0002]測控系統(tǒng)中的數據采集點具有分布廣和獨立性高的特點。為了保證不同數據采集點之間的采集一致性，需要對各采集點的時鐘進行同步，為數據采集同步做必要準備。傳統(tǒng)的時鐘同步較為通常采用普通銅質線纜作為同步信號傳輸介質；信號衰減大，在工業(yè)場合容易受電磁干擾，以常用的同步線纜CAT-5e為例，其有效傳輸距離最大為100m，需要更遠距離傳輸時則需要多個中繼節(jié)點做信號增強。
[0003]經過對現有技術的檢索發(fā)現，中國專利文獻號CN102932084，
【公開日】2013_2_13，記載了一種實現采樣時鐘同步的方法，接收外部晶振提供的晶振脈沖信號并產生計數脈沖信號；接收所述計數脈沖信號并計數，預設計數量N計數完畢后輸出采樣脈沖信號；接收外部輸入的時鐘脈沖信號統(tǒng)計時鐘脈沖信號周期內以及所述時鐘脈沖信號周期與采樣脈沖信號周期之間的計數脈沖信號的誤差量；根據所述誤差量改變所述預設計數量N。通過引入外部穩(wěn)定的時鐘脈沖信號對晶振脈沖信號的固有誤差、工作環(huán)境溫度變化影響等方面所引起計數脈沖信號觸發(fā)采樣脈沖信號時所產生的誤差進行調整，可以盡量減少晶振頻率本身存在的誤差以及消除累積誤差對采樣脈沖的影響，克服了采樣脈沖時鐘的存在誤差累積。但該現有技術的同步效果依賴于外部晶振的精確性，當多個節(jié)點所采用的晶振的個體差異增大時，同步精度就無法保證。若多個節(jié)點共享一個晶振的同步脈沖，那么同步脈沖傳輸依然受限于線纜，同步信號無法完成公里級別的長距離傳輸。
實用新型內容
[0004]本實用新型針對現有技術存在的上述不足，提出一種用光纖傳輸的采樣時鐘同步裝置，能夠消除各個數據采集點的同步誤差。
[0005]本實用新型是通過以下技術方案實現的，本實用新型包括:設置于各個數據采集點的信號發(fā)生器、光電轉換器和電源調理電路，其中:各個數據采集點的光電轉換器由光纖相互連接，各個數據采集點中，信號發(fā)生器的發(fā)生器輸出端和發(fā)生器輸入端分別與光電轉換器的接收器輸入端和接收器輸出端相連，電源調理電路的端口分別與信號發(fā)生器和光電轉換器的各個電源端口相連。
[0006]所述的信號發(fā)生器包括:發(fā)生主電路和第一電平轉換電路，光電轉換器包括:接收主電路和第二電平轉換電路，其中，第一電平轉換電路分別與發(fā)生主電路的發(fā)出端、接收主電路的發(fā)出端正極和負極相連，第二電平轉換電路分別與發(fā)生主電路的接收端、接收主電路的接收端正極和負極相連。
[0007]所述的發(fā)生主電路的出錯顯示端、閑置端分別與接收主電路的出錯顯示端、閑置端相連，并且發(fā)生主電路的出錯顯示端串聯(lián)第一電阻且與高電壓端相連。
[0008]所述的第一電平轉換電路包括:電光電平轉換芯片、第二電阻、第三電阻、第四電阻和第五電阻，其中，電光電平轉換芯片的輸入端與發(fā)生主電路的發(fā)出端相連，兩個輸出端分別與第四電阻的一端、第五電阻的一端相連，第四電阻的另一端、第五電阻的另一端分別與第二電阻的一端、第三電阻的一端以及接收主電路的發(fā)出端正極和負極相連，第二電阻的另一端和第三電阻的另一端相連且連接低壓電源端。
[0009]所述的第二電平轉換電路包括光電電平轉換芯片，該光電電平轉換芯片的輸入端分別與接收主電路的接收端正極和負極相連，輸出端與發(fā)生主電路的接收端相連。
[0010]所述的發(fā)生主電路的電源端與高壓電源端相連，信號丟失警告端串聯(lián)第六電阻且與高壓電源端相連。
[0011]所述的電源調理電路包括:第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第一電感器和第二電感器，其中:第一電容的一端、第二電容的一端、第一電感器的一端、第二電感器的一端均相連且與高壓電源端相連，第一電容的另一端、第二電容的另一端分別接地，第一電感器的另一端、第二電感器的另一端分別與接收主電路的電源發(fā)出端和電源接收端相連，第三電容和第四電容并聯(lián)于接收主電路的電源發(fā)出端和接地端之間，第五電容和第六電容并聯(lián)于接收主電路的電源接收端和接地端之間。
[0012]所述的低壓電源端為2V，高壓電源端為3.3V。
[0013]本實用新型設其中一個數據采集點為主設備，其他為從設備，則主設備間隔，在本時鐘上升沿時向從設備發(fā)送用于消除累計誤差的對時信號，從設備收到對時信號時，強制降從設備輸出時鐘設置為高電平并重新開始一個時鐘周期。當主、從設備兩地的數據采集設備需要同時開始采集時，主設備向從設備發(fā)送觸發(fā)信號，從設備收到觸發(fā)信號時，也產生觸發(fā)信號，主、從設備兩地同時開始數據采集。
[0014]本實用新型采用光纖代替?zhèn)鹘y(tǒng)的銅質電纜作為傳輸介質，避免電磁干擾，傳輸距離大，適用于工業(yè)場合。

【專利附圖】

【附圖說明】
[0015]圖1為本實用新型的系統(tǒng)示意圖；
[0016]圖2為本實用新型的電路示意圖；
[0017]圖中:a為電源調理電路示意圖；b為信號發(fā)生器示意圖；
[0018]圖3為實施例1中,對時信號和采集觸發(fā)信號兩種信號的示意圖；
[0019]圖中:a為觸發(fā)信號示意圖；b為對時信號示意圖。

【具體實施方式】
[0020]下面對本實用新型的實施例作詳細說明，本實施例在以本實用新型技術方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本實用新型的保護范圍不限于下述的實施例。
[0021]實施例1
[0022]如圖1所示，本實施例包括:設置于各個數據采集點的信號發(fā)生器1、光電轉換器2和電源調理電路3，其中:各個數據采集點的光電轉換器2由光纖相互連接，各個數據采集點中，信號發(fā)生器I的發(fā)生器輸出端和發(fā)生器輸入端分別與光電轉換器2的接收器輸入端和接收器輸出端相連，電源調理電路3的端口分別與信號發(fā)生器I和光電轉換器2的各個電源端口相連。
[0023]如圖2b所示，所述的信號發(fā)生器I包括:發(fā)生主電路U2和第一電平轉換電路，光電轉換器2包括:接收主電路Ul和第二電平轉換電路，其中，第一電平轉換電路分別與發(fā)生主電路U2的發(fā)出端、接收主電路Ul的發(fā)出端正極和負極相連，第二電平轉換電路分別與發(fā)生主電路U2的接收端、接收主電路Ul的接收端正極和負極相連。
[0024]所述的發(fā)生主電路U2的出錯顯示端Tx_Fault、閑置端Tx_Disable分別與接收主電路Ul的出錯顯示端Tx_Fault、閑置端Tx_Disable相連，并且發(fā)生主電路U2的出錯顯示端Tx_Fault串聯(lián)第一電阻Rl且與高電壓端相連。
[0025]所述的第一電平轉換電路包括:電光電平轉換芯片U3、第二電阻R2、第三電阻R3、第四電阻R4和第五電阻R5,其中，電光電平轉換芯片U3的輸入端與發(fā)生主電路U2的發(fā)出端Tx相連，兩個輸出端分別與第四電阻R4的一端、第五電阻R5的一端相連，第四電阻R4的另一端、第五電阻R5的另一端分別與第二電阻R2的一端、第三電阻R3的一端以及接收主電路Ul的發(fā)出端負極TD-和正極TD+相連，第二電阻R2的另一端和第三電阻R3的另一端相連且連接低壓電源端。
[0026]本實施例的光電轉換器2為單模雙向光模塊SFP，發(fā)生主電路U2為現場可編程門陣列FPGA。
[0027]本實施例電光電平轉換芯片U3使用MAX9371將適用于現場可編程門陣列FPGA的LVTTL電平轉換為單模雙向光模塊SFP的工作電平LVPECL。
[0028]所述的第二電平轉換電路包括光電電平轉換芯片U4，該光電電平轉換芯片U4的輸入端分別與接收主電路Ul的接收端正極RD+和負極RD-相連，輸出端與發(fā)生主電路U2的接收端Rx相連。
[0029]本實施例電電平轉換芯片U4使用MC100EPT21將單模雙向光模塊SFP的LVPECL電平轉換為適用于現場可編程門陣列FPGA的LVTTL電平。
[0030]所述的發(fā)生主電路U2的電源端與高壓電源端相連，信號丟失警告端Rx_Los串聯(lián)第六電阻R6且與高壓電源端相連。
[0031]如圖2a所示，所述的電源調理電路3包括:第一電容Cl、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第一電感器LI和第二電感器L2,其中:第一電容Cl的一端、第二電容C2的一端、第一電感器LI的一端、第二電感器L2的一端均相連且與高壓電源端相連，第一電容Cl的另一端、第二電容C2的另一端分別接地,第一電感器LI的另一端、第二電感器L2的另一端分別與接收主電路Ul的電源發(fā)出端Vcc_T和電源接收端Vcc_R相連，第三電容C3和第四電容C4并聯(lián)于接收主電路Ul的電源發(fā)出端Vcc_T和接地端之間，第五電容C5和第六電容C6并聯(lián)于接收主電路Ul的電源接收端Vcc_R和接地端之間。
[0032]低壓電源端為2V，高壓電源端為3.3V。
[0033]本實施例設其中一個數據采集點為主設備A，其他為從設備B，則主設備以1s間隔，在本時鐘上升沿時向從設備發(fā)送對時信號，從設備收到對時信號時，強制降設備B輸出時鐘設置為高電平并重新開始一個時鐘周期。同步信號用于消除由于FAGA晶振每秒10-20us誤差而造成的累計誤差。實際測試Ikm光纖傳輸后，對時精度為50us/s，由于每1s矯正一次誤差，所以長時間運行后誤差不會累計。當主、從設備A、B兩地的數據采集設備需要同時開始采集時，主設備A向從設備B發(fā)送觸發(fā)信號，從設備B收到觸發(fā)信號時，也產生觸發(fā)信號，同時開始采集。
[0034]主、從設備A、B產生的采樣時鐘頻率相同，通常為1K-100K采樣率。優(yōu)勢在于:當光纖通信中斷時，主設備A仍能向數據采集設備提供采樣時鐘。
[0035]本實施例的現場可編程門陣列FPGA需要將Ipps的同步信號進行編碼，以適應單模雙向光模塊SFP的工作頻率，光纖中同時傳輸采集觸發(fā)信號和對時信號。兩種信號用不同時間間隔的脈沖對區(qū)分。從設備通過區(qū)分脈沖間隔辨別信號類型。以第二個脈沖為有效脈沖，即收到第二個脈沖才開始做相應操作。
[0036]如圖3所不,光纖中同時傳輸米集觸發(fā)信號和對時信號。兩種信號用不同時間間隔的脈沖對區(qū)分。從設備通過區(qū)分脈沖間隔辨別信號類型。以第二個脈沖為有效脈沖，即收到第二個脈沖才開始做相應操作。
[0037]假設光模塊的工作頻率為40M，光模塊輸入信號編碼方式:用40M或者更高頻的0-1跳變表示1，用40M的1-0跳變表示O。無論傳輸任何數據，編碼后的電平連續(xù)出現的O和I不會超過2位，避免光模塊出現通訊錯誤，從設備B以40M的頻率接受光模塊的輸出信號，在沒有時鐘同步信號時，即編碼前的電平全部為0，接受到的信號是規(guī)律的40M信號，每個高電平之間的距離是等間隔的25ns，當出現電平間隔為25X 1.5 = 37.5ns的高電平間隔時，說明編碼前的信號存在電平跳變。這時，根據編碼規(guī)則，比較前兩個bit的電平如果為高則代表編碼前的信號存在從低到高的電平跳變，如果為低，則代表存在從高到低的電平跳變。
【權利要求】
1.一種用光纖傳輸的采樣時鐘同步裝置，其特征在于，包括:設置于各個數據采集點的信號發(fā)生器、光電轉換器和電源調理電路，其中:各個數據采集點的光電轉換器由光纖相互連接，各個數據采集點中，信號發(fā)生器的發(fā)生器輸出端和發(fā)生器輸入端分別與光電轉換器的接收器輸入端和接收器輸出端相連，電源調理電路的端口分別與信號發(fā)生器和光電轉換器的各個電源端口相連。
2.根據權利要求1所述的裝置，其特征是，所述的信號發(fā)生器包括:發(fā)生主電路和第一電平轉換電路，光電轉換器包括:接收主電路和第二電平轉換電路，其中，第一電平轉換電路分別與發(fā)生主電路的發(fā)出端、接收主電路的發(fā)出端正極和負極相連，第二電平轉換電路分別與發(fā)生主電路的接收端、接收主電路的接收端正極和負極相連。
3.根據權利要求2所述的裝置，其特征是，所述的發(fā)生主電路的出錯顯示端、閑置端分別與接收主電路的出錯顯示端、閑置端相連，并且發(fā)生主電路的出錯顯示端串聯(lián)第一電阻且與高電壓端相連。
4.根據權利要求2所述的裝置，其特征是，所述的第一電平轉換電路包括:電光電平轉換芯片、第二電阻、第三電阻、第四電阻和第五電阻，其中，電光電平轉換芯片的輸入端與發(fā)生主電路的發(fā)出端相連，兩個輸出端分別與第四電阻的一端、第五電阻的一端相連，第四電阻的另一端、第五電阻的另一端分別與第二電阻的一端、第三電阻的一端以及接收主電路的發(fā)出端正極和負極相連，第二電阻的另一端和第三電阻的另一端相連且連接低壓電源端。
5.根據權利要求2、3或4所述的裝置，其特征是，所述的第二電平轉換電路包括光電電平轉換芯片，該光電電平轉換芯片的輸入端分別與接收主電路的接收端正極和負極相連，輸出端與發(fā)生主電路的接收端相連。
6.根據權利要求5所述的裝置，其特征是，所述的發(fā)生主電路的電源端與高壓電源端相連，信號丟失警告端串聯(lián)第六電阻且與高壓電源端相連。
7.根據權利要求5所述的裝置，其特征是，所述的電源調理電路包括:第一電容、第二電容、第三電容、第四電容、第五電容、第六電容、第一電感器和第二電感器,其中:第一電容的一端、第二電容的一端、第一電感器的一端、第二電感器的一端均相連且與高壓電源端相連，第一電容的另一端、第二電容的另一端分別接地，第一電感器的另一端、第二電感器的另一端分別與接收主電路的電源發(fā)出端和電源接收端相連，第三電容和第四電容并聯(lián)于接收主電路的電源發(fā)出端和接地端之間，第五電容和第六電容并聯(lián)于接收主電路的電源接收端和接地端之間。
8.根據權利要求6或7所述的裝置，其特征是，所述的低壓電源端為2V，高壓電源端為.3.3V。
【文檔編號】H04B10/25GK204046621SQ201420444639
【公開日】2014年12月24日 申請日期:2014年8月7日 優(yōu)先權日:2014年8月7日
【發(fā)明者】陳婷, 王維, 胡智揚, 龍敏, 李定軍, 沈煒華, 徐若冰, 趙曉宇 申請人:上海華穗電子科技有限公司