專(zhuān)利名稱(chēng)：調(diào)節(jié)的共源-共柵放大電路及包括其的cmos模擬電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及4對(duì)以電路，更M的涉及調(diào)節(jié)的共源-共4f^文大電路，其在低于l 伏的電壓處具有穩(wěn)定的運(yùn)行特性，及包括其的CMOS才對(duì)以電路。
背景技術(shù)：
近來(lái)，隨著電子i殳^^kii變得更輕和更薄，以滿(mǎn)足在移動(dòng)環(huán)境下的移動(dòng)性和〈更 攜性，出現(xiàn)了設(shè)計(jì)片上系統(tǒng)(system-on-chip SoC)的趨勢(shì)。
由于對(duì)^f諸大量數(shù)據(jù)的能力和多功能性的要求，半"f^集成電路的M度變得 更高，并且有日益增長(zhǎng)的對(duì)低功率電路的需求，以減小電池電能消耗。因此，由于 運(yùn)行電壓的不斷下降，要求大多數(shù)電路在低于1伏的電壓運(yùn)行。
然而，由于分辨率和電路結(jié)構(gòu)的限制，才對(duì)以電路需要比數(shù)字電路高的電壓，在 小型化和低功率消耗的趨勢(shì)下，這已經(jīng)成為了 一個(gè)難題。
當(dāng)前，作為在公司和實(shí)驗(yàn)室中的研究結(jié)果，許多問(wèn)題^W決了，以使得實(shí)施低 電壓參考或干線到千線(rail-rail)輸入/輸出電路可以實(shí)際上被使用。然而，在 對(duì)確保大輸出阻抗和大擺動(dòng)范圍的研究中卻沒(méi)有這樣的進(jìn)步。
通過(guò)氧化層厚度和溝道長(zhǎng)度的按比例減小，增加了穿過(guò)柵極端和溝道長(zhǎng)度變化 的泄漏電流，這樣就難于得到足夠的電壓增益。另夕卜，〗腿行電壓難于確保共源-共^i文大電路的完全輸出擺動(dòng)范圍。
已經(jīng)提出了一種運(yùn)行在弱反轉(zhuǎn)區(qū)的調(diào)節(jié)的共源-共撒改大電路，以解決上述問(wèn) 題，但由于與運(yùn)行不穩(wěn)定有關(guān)的問(wèn)題，它沒(méi)有被廣泛^J^。

發(fā)明內(nèi)容
因此，提供本發(fā)明以實(shí)質(zhì)上消除起因于相關(guān)技術(shù)的限制和缺陷的一個(gè)或多個(gè)問(wèn)題。
本發(fā)明的一些實(shí)施例提供了一種新結(jié)構(gòu)的調(diào)節(jié)的共源-共柵放大電路，能夠在 ^^:行電壓保持常規(guī)調(diào)節(jié)的共源-共柵放大電路的增益提升特性。
本發(fā)明的一些實(shí)施例還提供了一種CMOS才對(duì)以電路，包括新結(jié)構(gòu)的調(diào)節(jié)的共源
-共概改大電路，能夠在^^行電壓保M規(guī)調(diào)節(jié)的共源-共#^文大電路的提升特 性。
在本發(fā)明的一些實(shí)施例中，調(diào)節(jié)的共源 -共抓汶大電路包括第一導(dǎo)電類(lèi)型的第
一M0S晶體管，第一導(dǎo)電類(lèi)型的第二MOS晶體管，第二導(dǎo)電類(lèi)型的第三MOS晶體管， 第一電流源和第二電流源。第一MOS晶體管^^在輸出節(jié)點(diǎn)和第一節(jié)點(diǎn)之間。第二 MOS晶體管具有用于接收偏置電壓的柵極端，耦合在第一節(jié)點(diǎn)和第二電源電壓之間。 第三MOS晶體管^^在第一電源電壓和第一MOS晶體管的柵極端之間。第一電流源 豐給在第一MOS晶體管的柵極端和第二電源電壓之間。第二電流源^^在第一電源 電壓和輸出節(jié)點(diǎn)之間。
第一電源電壓的電平可以高于第二電源電壓的電平，其中第一導(dǎo)電類(lèi)型對(duì)應(yīng)N 型，第二導(dǎo)電類(lèi)型對(duì)應(yīng)P型。
另外，第一電源電壓的電平可以低于第二電源電壓的電平，其中第一導(dǎo)電類(lèi)型 對(duì)應(yīng)P型，第二導(dǎo)電類(lèi)型對(duì)應(yīng)N型。
第三MOS晶體管的閣值電壓可以高于第一MOS晶體管的閾值電壓和第二MOS晶 體管的閾值電壓，以便于調(diào)節(jié)的共源-共柵放大電路可以在強(qiáng)反轉(zhuǎn)區(qū)比在弱反轉(zhuǎn)區(qū) 更穩(wěn)定的運(yùn)行。
在第一電源電壓和第二電源電壓之間的電壓差可以低于1伏，并具有良好的穩(wěn) 定性。J^卜，第三MOS晶體管可以是體偏壓的，以具有高閾值電壓。
在本發(fā)明的一些實(shí)施例中，CMOS才對(duì)以電路包括第一電流源，第一調(diào)節(jié)的共源-共柵放大塊和第二調(diào)節(jié)的共源 -共柵放大塊。第一電流源津^^在第一電源電壓和第 一節(jié)點(diǎn)之間。第一調(diào)節(jié)的共源-共4軀文大塊^^在第一節(jié)點(diǎn)和第二電源電壓之間， 并在第一節(jié)點(diǎn)接收電壓，作為反饋偏置電壓。第二調(diào)節(jié)的共源-共4附文大塊^^在 輸出節(jié)點(diǎn)和第二電源電壓之間。第二調(diào)節(jié)的共源-共4船文大塊在第一節(jié)點(diǎn)接收該電 壓，作為偏置電壓，^4竟像由第一電流源產(chǎn)生的電流，以^4竟像的電夢(mèng)u^出到輸出 節(jié)點(diǎn)。
在本發(fā)明的一些實(shí)施例中，CMOS才對(duì)以電路包4封周節(jié)的共源-共柵放;U^級(jí)和 調(diào)節(jié)的共源-共柵放大下拉塊。調(diào)節(jié)的共源-共*^;^1 ^夾^^在第一電源電壓 和輸出節(jié)點(diǎn)之間，并接收偏置電壓。調(diào)節(jié)的共源-共4淑丈大下4i^:^^在輸出節(jié)點(diǎn) 和第二電源電壓之間，并接收輸入電壓。
因此，可以在低于IV的電壓確保大輸出阻抗和大擺動(dòng)范圍，通過(guò)^^彿€(wěn)^型 的PMOS晶體管，并保持閾值電壓高于NMOS晶體管的閾值電壓，可以獲得運(yùn)行特性
的穩(wěn)定性。


圖1是示出常規(guī)"fit共源-共4軀欠大電路的電路圖。 圖2是示出常規(guī)調(diào)節(jié)的共源 -共4附文大電路的電路圖。 圖3是示出根據(jù)本發(fā)明實(shí)施例的調(diào)節(jié)的共源-共4附文大電路的電路圖。 圖4是示出根據(jù)本發(fā)明另一實(shí)施例的調(diào)節(jié)的共源-共柵放大電路的電路圖。 圖5是示出沖艮據(jù)本發(fā)明實(shí)施例的包括調(diào)節(jié)的共源-共4脈故大電^各的電流鏡的電 路圖。
圖6是示出根據(jù)本發(fā)明實(shí)施例的包4射周節(jié)的共源-共櫥放大電路的放大器輸出 級(jí)的電路圖。
圖7是示出將根據(jù)本發(fā)明實(shí)施例的調(diào)節(jié)的共源 -共柵放大電^常規(guī)共源 -共 柵放大電路相比較的才對(duì)以結(jié)果的曲線圖。
具體實(shí)施例方式
5脈將參照示出本發(fā)明實(shí)施例的附圖對(duì)本發(fā)明的實(shí)施例加以M分的說(shuō)明。然 而，本發(fā)明可以體現(xiàn)在許多不同形式中，不應(yīng)被解釋為限于在此闡述的實(shí)施例。相 反的，提供這些實(shí)施例以使得^^開(kāi)透徹和完整，并向本領(lǐng)域技術(shù)人員充分表絲 發(fā)明的范圍。本申請(qǐng)全文中，相同的參考數(shù)字標(biāo)"^4旨^f目同的部件。
可以理解盡管術(shù)語(yǔ)第一，第二等可以在此用于說(shuō)明^1^M牛，但這些部件并不 限于這些術(shù)語(yǔ)。這些術(shù)語(yǔ)用于區(qū)分一個(gè)與另一個(gè)部件。例如，第"卩件可以被稱(chēng)為 第二部件，類(lèi)似的，第二部件可以被稱(chēng)為第一部件，而不會(huì)脫離本發(fā)明的范圍。如 在此所用的'術(shù)語(yǔ)"和/或"包括一個(gè)或多個(gè)相關(guān)列出項(xiàng)的任何和4^組合。
可以理解當(dāng)一4^M牛被稱(chēng)為被"連接"或到另一轉(zhuǎn)件時(shí)，其可以直 接連接或齡到其它部件，或可以出現(xiàn)插入部件。與jtt4目反，當(dāng)一轉(zhuǎn)件被稱(chēng)為"直 接連接"或"直才融給"到另一^M牛時(shí)，就不出3jy悉入部件。用于說(shuō)明在部件之 間關(guān)系的其它詞語(yǔ)應(yīng)以相似的方式來(lái)理解(例如，"在……之間"與"直接在…… 之間'，相對(duì)，"相鄰"與"直接相鄰"相對(duì)，等等。)。
在此所用的術(shù)語(yǔ)A^了說(shuō)明M實(shí)施例的，并不是意欲限制本發(fā)明。如在此所 用的，單一形式"一個(gè)"和"該"也是想要包括復(fù)數(shù)形式，除非上下文明確指出不 是?？梢赃M(jìn)一步理解，當(dāng)在此使用時(shí)，術(shù)語(yǔ)"包含"和/或"包括"指明所述的特
征，整數(shù)，步驟，操作，部件和/或組件的存在，但不排除一個(gè)或多個(gè)其它特征，
整數(shù)，步驟，操怍，部件，組4牛和/或其ia合的存在或增加。
所屬領(lǐng)域的普通技術(shù)人員通常所理解的相同的意思?？梢赃M(jìn)一步理解，諸如那些在
思相一致的意思，不應(yīng)理解為理想化的或過(guò)于形式化的意義，除非在此清楚的如此 限定。
圖1是示出常規(guī)"fit共源-共斥酎文大電路的電路圖，圖2是示出常規(guī)調(diào)節(jié)的共 源-共斥鵬文大電路的電路圖。
圖1中所示的電路可以通過(guò)將晶體管麗l， MN2以堆疊結(jié)構(gòu)^^以增加輸出阻 抗，以便減小隨輸出電壓Vo的變化的電流變化。然而，由于導(dǎo)致溝道長(zhǎng)度調(diào)節(jié)特 性惡化的半導(dǎo)體制造工藝的按比例減小，足夠的輸出阻抗難于僅以共源-共柵故大 結(jié)構(gòu)來(lái)獲得。
為了 文i4Ji述缺陷，在圖2中所示的調(diào)節(jié)的共源-共柵放大電路的晶體管隨3 從節(jié)點(diǎn)X接收偏置電壓，以確保輸出阻抗大約比圖2中所示的^if共源-共概改大 電路的輸出阻抗大10倍。
然而，調(diào)節(jié)的共源-共柵放大結(jié)構(gòu)導(dǎo)致了擺動(dòng)范圍的額夕卜損失，因?yàn)殚撝惦妷?變?yōu)閊if共源-共樣故大結(jié)構(gòu)閾值電壓的兩倍。因此，調(diào)節(jié)的共源-共4f^文大結(jié)構(gòu) 對(duì)于大約1伏以下的低電壓運(yùn)行是^^文率的。
可以通過(guò)使晶體管MN3運(yùn)行在弱反轉(zhuǎn)區(qū)來(lái)減小輸出電壓擺動(dòng)范圍的損失。在此 情況下，輸出電壓擺動(dòng)范圍的損失可以被減小。然而，當(dāng)晶體管運(yùn)行在弱反轉(zhuǎn)區(qū)時(shí)， 相對(duì)于溫度變化的電路不穩(wěn)定性增力o,因jtl^,于實(shí)現(xiàn)實(shí)際的電路。
圖3是示出根據(jù)本發(fā)明實(shí)施例的調(diào)節(jié)的共源-共斥附丈大電路的電路圖。
將圖3的電路與圖2的電路相比較，圖2中的NM0S晶體管麗3被PM0S晶體管 MP1代替。因此圖3中的調(diào)節(jié)的共源-共沖軀文大電路的輸出阻抗特性與圖2中的調(diào) 節(jié)的共源-共4版文大電路實(shí)質(zhì)上保樹(shù)目同，且沒(méi)有增加電路面積。另外，圖3中的 調(diào)節(jié)的共源-共抓改大電路可以實(shí)質(zhì)上確保與圖1中的普通共源-共4脈故大電路的 輸出電壓的擺動(dòng)范圍相同。
電流源CS1身^^在電源電壓VDD和輸出節(jié)點(diǎn)No之間。腿0S晶體管NM2壽^^在 輸出節(jié)點(diǎn)No和第一節(jié)點(diǎn)Nl之間，NMOS晶體管NM1 fe^在第一節(jié)點(diǎn)Nl和地電壓VSS 之間。包括電流源CS1、麗0S晶體管NM2和麗OS晶體管雨l的電路具有與圖1中
常規(guī)普通共源-共棚放大電路相同的結(jié)構(gòu)。PMOS晶體管PM1壽^^在電源電壓VDD和 第二節(jié)點(diǎn)N2之間，并且第二節(jié)點(diǎn)N2壽給到NM0S晶體管雨2的柵極端。
PM0S晶體管PM1以津C^型晶體管來(lái)實(shí)現(xiàn)，其具有比NM0S晶體管NM1、 NM2的閾 值電壓Vthnl、 Vthn2高的閾值電壓Vthp。
在圖3的結(jié)構(gòu)中，第一節(jié)點(diǎn)N1的電壓足夠低，來(lái)為調(diào)節(jié)導(dǎo)通PM0S晶體管PM1， 因此PM0S晶體管PM1可以運(yùn)行在^^轉(zhuǎn)區(qū)，而沒(méi)有輸出電壓Vo的擺動(dòng)范圍的損失。 另夕卜，圖3的調(diào)節(jié)的共源-共柵故大電路可以確保與常規(guī)調(diào)節(jié)的共源-共^i文大電 ^各的大輸出阻抗實(shí)質(zhì)上相同的lt出阻抗。
當(dāng)PM0S晶體管PM1的閾值電壓Vthp不;IA夠高時(shí)，PM0S晶體管PM1的工作點(diǎn) 會(huì)移動(dòng)到線性區(qū)，或畫(huà)0S晶體管NM2^it行在截止區(qū)，由此降低了電路的運(yùn)行特 性。因此，要,樹(shù)PMOS晶體管PM1翻口適當(dāng)?shù)捏w偏置電壓，以使得PMOS晶體管PM1 可以具有足夠高的閾值電壓Vthp。
當(dāng)滿(mǎn)^Ji述條f牛時(shí)，第一節(jié)點(diǎn)Nl的電壓與NMOS晶體管NM1的過(guò)驅(qū)動(dòng)電壓相對(duì) 應(yīng)，PMOS晶體管PM1響應(yīng)于第一節(jié)點(diǎn)N1的電壓而運(yùn)行。畫(huà)OS晶體管NM2響應(yīng)于施 加到NMOS晶體管NM2的柵極端的第二節(jié)點(diǎn)N2的電壓而運(yùn)行。
就是說(shuō)，當(dāng)NMOS晶體管NMl, NM2的過(guò)驅(qū)動(dòng)電壓被確定時(shí)，可以基于該過(guò)驅(qū)動(dòng) 電壓來(lái)確定PMOS晶體管的所需的閾值電壓和過(guò)驅(qū)動(dòng)電壓。
在圖3的結(jié)構(gòu)中，在輸出節(jié)點(diǎn)No的雨0S晶體管NM1和畫(huà)2的阻抗可以比常類(lèi)L "fit共源-共柵放大電路的阻抗增加10倍。
圖4是示出根據(jù)本發(fā)明另一實(shí)施例的調(diào)節(jié)的共源-共4附文大電路的電路圖。
參照?qǐng)D4,電流源CS31^^在地電壓VSS和輸出節(jié)點(diǎn)No之間。PM0S晶體管PM2 壽給在輸出節(jié)點(diǎn)No和第三節(jié)點(diǎn)N3之間，PM0S晶體管PM3津給在第三節(jié)點(diǎn)N3和電 源電壓VDD之間。NM0S晶體管NM3 ^^在地電壓VSS和第四節(jié)點(diǎn)N4之間，電流源 CS4茅^"在第四節(jié)點(diǎn)N4和電源電壓VDD之間。第四節(jié)點(diǎn)N4并給到PMOS晶體管PM2 的柵極端。
將圖4的電路與圖5的電路相比較，圖3電路中的顧0S晶體管和PMOS晶體管 被圖5電路中的PM0S晶體管和NM0S晶體管所代替。
圖5是示出根據(jù)本發(fā)明實(shí)施例的包^^節(jié)的共源-共柵放大電路的電流鏡的電 路圖。
參照?qǐng)D5，電流鏡包括電流源CS3，第一調(diào)節(jié)的共源-共4i^文大塊LRCl，和第 二調(diào)節(jié)的共源-共4f^c大塊LRC2。電流源CS3 ^^在電源電壓VDD和第三節(jié)點(diǎn)N3
之間。第一調(diào)節(jié)的共源-共#^文大塊LRC1壽^^在第三節(jié)點(diǎn)N3和地電壓VSS之間， 并接收第三節(jié)點(diǎn)N3的電壓，作為反饋偏置電壓。第二調(diào)節(jié)的共源-共4鵬文大塊LRC2 l給在輸出節(jié)點(diǎn)No和地電壓VSS之間，并接收第三節(jié)點(diǎn)N3的電壓，作為反饋偏置 電壓。
在第二調(diào)節(jié)的共源-共4f^丈大塊LRC2中，第二NM0S晶體管NM2凈^^在輸出節(jié) 點(diǎn)No和第一節(jié)點(diǎn)Nl之間，和第一 NM0S晶體管NM1 #給在第一節(jié)點(diǎn)Nl和地電壓VSS 之間。 一個(gè)PM0S晶體管^^在電源電壓VDD和第二節(jié)點(diǎn)N2之間，第二電流源CS2 壽^^在第二節(jié)點(diǎn)N2和第二NMOS晶體管的柵極之間。第一晶體管的柵極接收第三節(jié) 點(diǎn)N3的電壓。
在第一調(diào)節(jié)的共源-共4射欠大塊LRC1中，第四NMOS晶體管NM4專(zhuān)給在第三節(jié) 點(diǎn)N3和第五節(jié)點(diǎn)N5之間，和第三NMOS晶體管NM3津^^在第五節(jié)點(diǎn)N5和地電壓VSS 之間。第二 PMOS晶體管PM2專(zhuān)^^在電源電壓和第四節(jié)點(diǎn)N4之間，和第四電流源CS4 壽給在第四節(jié)點(diǎn)N4和地電壓VSS之間。第四節(jié)點(diǎn)N4 4給到第四NMOS晶體管的柵 極。第三晶體管NM3的柵極接收第三節(jié)點(diǎn)N3的電壓。
在圖5的結(jié)構(gòu)中，在輸出節(jié)點(diǎn)，NMOS晶體管NM1和NM2的輸出阻抗比^it共源 -共柵放大電4i曾加了 10倍。
圖6是示出根據(jù)本發(fā)明實(shí)施例的包4g周節(jié)的共源-共tti文大電路的放大器的輸 出級(jí)的電5各圖。
放大器的輸出級(jí)包括上拉塊PU和下拉塊PD。在下拉塊PD中，NMOS晶體管畫(huà)2 井給在輸出節(jié)點(diǎn)No和第一節(jié)點(diǎn)之間，和NMOS晶體管NM1 M^在第一節(jié)點(diǎn)Nl和地 電壓VSS之間。PM0S晶體管PM1 4給在電源電壓VDD和第二節(jié)點(diǎn)N2之間，和電流 源CS2 ^^在第二節(jié)點(diǎn)N2和地電壓VSS之間。第二節(jié)點(diǎn)N2 |給到NM0S晶體管NM2 的柵極端。
在上拉塊PU中，PM0S晶體管PM2壽^^在輸出節(jié)點(diǎn)No和第三節(jié)點(diǎn)N3之間，PM0S 晶體管PM3 1^^在第三節(jié)點(diǎn)N3和電源電壓VDD之間。NM0S晶體管顧3專(zhuān)^^在地電 壓VSS和第四節(jié)點(diǎn)N4之間，和電流源CS4 ^^在第四節(jié)點(diǎn)N4和電源電壓VDD之間。 第四節(jié)點(diǎn)N4 |^到PM0S晶體管PM2的柵極端。
偏置電壓Vbl ^>到PMOS晶體管PM3的柵極端，和輸入信號(hào)Vin ;^。到NM0S 晶體管NM1的柵極端。
因此，通過(guò)確保大輸出阻抗，可以獲得大電壓增益，并以大擺動(dòng)范圍保持電路 的穩(wěn)定運(yùn)行。
圖7是示出將根據(jù)本發(fā)明實(shí)施例的調(diào)節(jié)的共源-共4附欠大電^常規(guī)共源-共 撒故大電路相比較的模擬結(jié)果的曲線圖。
如圖7所示，通過(guò)根據(jù)本發(fā)明實(shí)施例的調(diào)節(jié)的共源-共柵放大電路，提高了
15dB,在最優(yōu)化時(shí)，預(yù)期可以提高超過(guò)20dB。
如上所述，在本發(fā)明的實(shí)施例中，^^了其閾值電壓保持在高于麗OS晶體管 的閾值電壓的^^型PMOS晶體管。因此，可以低于1V的電壓確保大輸出阻抗和大 擺動(dòng)范圍，并可以獲得運(yùn)行特性的穩(wěn)定性。
已經(jīng)如此說(shuō)明了本發(fā)明的實(shí)施例，可以理解由所附的權(quán)利要求限定的本發(fā)明不 受在以上說(shuō)明中所闡明的務(wù)沐細(xì)節(jié)的限制，其可以有許多顯而易見(jiàn)的變化，而不會(huì) 脫離如以下所要求的精神或范圍。
權(quán)利要求
1、一種調(diào)節(jié)的共源-共柵放大電路，包括第一導(dǎo)電類(lèi)型的第一MOS晶體管，耦合在輸出端和第一節(jié)點(diǎn)之間；第一導(dǎo)電類(lèi)型的第二MOS晶體管，耦合在第一節(jié)點(diǎn)和第二電源電壓之間，第二MOS晶體管具有用于接收偏置電壓的柵極端；第二導(dǎo)電類(lèi)型的第三MOS晶體管，耦合在第一電源電壓和第一MOS晶體管的柵極端之間；第一電流源，耦合在第一MOS晶體管的柵極端和第二電源電壓之間；以及第二電流源，耦合在第一電源電壓和輸出端之間。
2、 如權(quán)利要求1的調(diào)節(jié)的共源-共柵放大電路，其中第一電源電壓的電平高 于第二電源電壓的電平，第一導(dǎo)電類(lèi)型對(duì)應(yīng)于N型，第二導(dǎo)電類(lèi)型對(duì)應(yīng)于P型。
3、 如權(quán)利要求1的調(diào)節(jié)的共源-共柵放大電路，其中第一電源電壓的電平低 于第二電源電壓的電平，第一導(dǎo)電類(lèi)型對(duì)應(yīng)于P型，第二導(dǎo)電類(lèi)型對(duì)應(yīng)于N型。
4、 如權(quán)利要求1的調(diào)節(jié)的共源-共柵放大電路，其中第三MOS晶體管的閾值 電壓高于第一MOS晶體管的閾值電壓和第二MOS晶體管的閾值電壓。
5、 如權(quán)利要求2的調(diào)節(jié)的共源-共棬改大電路，其中第三MOS晶體管的閾值 電壓高于第一MOS晶體管的閾值電壓和第二MOS晶體管的閾值電壓。
6、 如權(quán)利要求3的調(diào)節(jié)的共源-共櫞改大電路，其中第三MOS晶體管的閾值 電壓高于第一MOS晶體管的閾值電壓和第二MOS晶體管的閾值電壓。
7、 如權(quán)利要求1的調(diào)節(jié)的共源-共櫞改大電路，其中在第一電源電壓和第二 電源電壓之間的電壓差低于1伏。
8、 如權(quán)利要求1的調(diào)節(jié)的共源-共4脈故大電路，其中第三MOS晶體管被體偏 置，以保持高閾值電壓。
9、 一種CMOS才對(duì)以電路，包括第一電流源，壽給在第一電源電壓和第一節(jié)點(diǎn)之間；第一調(diào)節(jié)的共源-共4附文大塊，M^在第一節(jié)點(diǎn)和第二電源電壓之間，第一調(diào) 節(jié)的共源-共4附文大塊在第一節(jié)點(diǎn)接收電壓，作為反饋偏置電壓；以及第二調(diào)節(jié)的共源-共柵放大塊，^^在輸出節(jié)點(diǎn)和第二電源電壓之間，第二調(diào) 節(jié)的共源-共4販文大塊在第一節(jié)點(diǎn)接收電壓，作為偏置電壓，并鏡像由第一電流源 產(chǎn)生的電流，以#4竟像的電敘俞出到輸出節(jié)點(diǎn)。
10、 一種CMOS模擬電路，包括調(diào)節(jié)的共源-共4販文;Ui拉塊，井給在第一電源電壓和輸出節(jié)點(diǎn)之間，該調(diào)節(jié) 的共源-共4射t^Mi^:接收偏置電壓；及調(diào)節(jié)的共源-共柵放大下拉塊，耦合在輸出節(jié)點(diǎn)和第二電源電壓之間，該調(diào)節(jié)的共源-共柵放大下拍^:接收輸入電壓。
全文摘要
一種調(diào)節(jié)的共源-共柵放大電路，包括第一導(dǎo)電類(lèi)型的第一MOS晶體管，第一導(dǎo)電類(lèi)型的第二MOS晶體管，第二導(dǎo)電類(lèi)型的第三MOS晶體管，第一電流源和第二電流源。第一MOS晶體管耦合在輸出節(jié)點(diǎn)和第一節(jié)點(diǎn)之間。具有用于接收偏置電壓的柵極端的第二MOS晶體管耦合在第一節(jié)點(diǎn)和第二電源電壓之間。第三MOS晶體管耦合在第一電源電壓和第一MOS晶體管的柵極端之間。第一電流源耦合在第一MOS晶體管的柵極端和第二電源電壓之間。第二電流源耦合在第一電源電壓和輸出節(jié)點(diǎn)之間。
文檔編號(hào)H03F3/04GK101098126SQ20071012888
公開(kāi)日2008年1月2日 申請(qǐng)日期2007年2月17日 優(yōu)先權(quán)日2006年2月24日
發(fā)明者申順均, 鄭武京 申請(qǐng)人:三星電子株式會(huì)社