一種具有高psr特性的帶隙基準(zhǔn)電壓源的制作方法
【專利摘要】本發(fā)明屬于模擬電路技術(shù)領(lǐng)域，涉及一種具有高PSR特性的帶隙基準(zhǔn)電壓源。本發(fā)明與傳統(tǒng)的帶隙基準(zhǔn)電壓源相比，主要是增加了PTAT電流，使得電路中形成了多個(gè)環(huán)路，從而提交PSR。本發(fā)明的多環(huán)路帶隙基準(zhǔn)電壓源與常規(guī)的帶隙基準(zhǔn)電壓源相比具有PSR非常高的特點(diǎn)。
【專利說(shuō)明】
-種具有高PSR特性的帶隙基準(zhǔn)電壓源
技術(shù)領(lǐng)域
[0001] 本發(fā)明屬于模擬電路技術(shù)領(lǐng)域，設(shè)及一種具有高PSR特性的帶隙基準(zhǔn)電壓源。
【背景技術(shù)】
[0002] 在模擬集成電路或混合信號(hào)集成電路設(shè)計(jì)領(lǐng)域，基準(zhǔn)電壓源是非常重要且常用的 模塊，主要為電路提供一個(gè)不隨溫度及電源電壓變化的穩(wěn)定偏置。隨著便攜式電子設(shè)備的 快速發(fā)展，對(duì)于基準(zhǔn)電壓源也提出了新的要求，高PSR(電源抑制比)基準(zhǔn)電壓源是其中一個(gè) 發(fā)展方向。近年來(lái)，提出了很多方法來(lái)提高PSR，譬如偽浮動(dòng)技術(shù)，共源共柵技術(shù)，預(yù)偏置技 術(shù)等。然而，更好地提高基準(zhǔn)電壓源的PSR仍然在研究之中，因此，研究出能進(jìn)一步提高基準(zhǔn) 源的PSR具有重要的意義。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明所要解決的，就是為了解決常規(guī)基準(zhǔn)電壓源的PSR不高的問(wèn)題，提出一種具 有高PSR特性的帶隙基準(zhǔn)電壓源。
[0004] 本發(fā)明的技術(shù)方案是：一種具有高PSR特性的帶隙基準(zhǔn)電壓源，包括第一醒OS管 MNl、第二醒OS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一NJFET管NJFET1、第二NJFET管 NJFET2、第一 PNPS極管QPl、第二PNPS極管QP2、第SPNPS極管QP3、第一 NPN立極管QNl、第 二NPNS極管QN2、第SNPNS極管QN3、第一電阻RU第二電阻R2、第S電阻R3、第四電阻R4、 第五電阻R5、第六電阻R6、第一電容CU第二電容C2、第S電容C3、電流源II、啟動(dòng)電路和電 壓源;第一 NJFET管NJFETl的漏極接電源，其柵極接地;第二NJFET管NJFET2的漏極接電源， 其柵極接地;第二NMOS管MN2的漏極接第一 NJFET管NJFETl的源極，第二NMOS管MN2的柵極接 第一 PMOS管MPl的漏極，第二NMOS管麗2柵極與第一 PMOS管MPl漏極的連接點(diǎn)通過(guò)第一電容 Cl后接地;第一PMOS管MPl的漏極接電壓源的正極，電壓源的負(fù)極通過(guò)第S電阻R3后接地； 第一 PMOS管MPl的源極接第二NJFET管NJ陽(yáng)T2的源極，第一 PMOS管MPl的柵極接第二PMOS管 MP2的漏極;第二PMOS管MP2的源極接第二NJFET管NJFET2的源極，第二PMOS管MP2的柵極與 漏極互連;第二PMOS管MP2的漏極接電流源Il的正端，電流源Il的負(fù)端接地;發(fā)射極通過(guò)第 四電阻R4后接第二醒OS管MN2的源極，第一 PNPS極管QPl的基極接第二PNPS極管QP2的集 電極，第一 PNPS極管QPl的集電極接啟動(dòng)電路;第二PNPS極管QP2的發(fā)射極通過(guò)第五電阻 R5后接第二NMOS管MN2的源極，第二PNPS極管QP2的基極與集電極互連;第SPNPS極管QP3 的發(fā)射極通過(guò)第六電阻R6后接第二NMOS管MN2的源極，第SPNPS極管QP3的基極接啟動(dòng)電 路，第SPNPS極管QP3的集電極接第一醒OS管MNl的柵極；第一醒OS管MNl的漏極接第二 醒OS管MN2的源極，第一醒OS管MNl的源極通過(guò)第S電阻R3后接地;第一NPNS極管QNl的集 電極接啟動(dòng)電路，第一 NPN立極管QNl的發(fā)射極通過(guò)第一電阻Rl后接地;第二NPNS極管QN2 的集電極接第二PNPS極管QP2的集電極，第二NPNS極管QN2的發(fā)射極通過(guò)第二電阻R2后接 地;第SNPNS極管QN3的集電極接第SPNPS極管QP3的集電極，第SNPN立極管QN3的發(fā)射 極通過(guò)第二電阻R2后接地;第二電容C2與第二電阻R2并聯(lián);第=電容C2與第=電阻R3并聯(lián)； 第一 NPN立極管QNl的基極、第二NPN立極管QN2的基極、第SNPN立極管QN3的基極、第一 NMOS 管MNl的源極與第=電阻R3和第=電容C3的連接點(diǎn)為基準(zhǔn)電壓輸出端。
[0005] 本發(fā)明的有益效果為，本發(fā)明的多環(huán)路帶隙基準(zhǔn)電壓源與常規(guī)的帶隙基準(zhǔn)電壓源 相比具有PS巧自常高的特點(diǎn)。
【附圖說(shuō)明】
[0006] 圖1為本發(fā)明的多環(huán)路高PSR帶隙基準(zhǔn)電壓源電路原理圖；
[0007] 圖2為本發(fā)明的多環(huán)路高PSR帶隙基準(zhǔn)電壓源電路環(huán)路的示意圖；
[0008] 圖3為本發(fā)明的多環(huán)路高PSR帶隙基準(zhǔn)電壓源電路環(huán)路1的示意圖；
[0009] 圖4為本發(fā)明的多環(huán)路高PSR帶隙基準(zhǔn)電壓源電路環(huán)路2的示意圖。
【具體實(shí)施方式】
[0010] 下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案：
[0011] 本發(fā)明的電路圖如圖1所示，通過(guò)QNUQN2及Rl產(chǎn)生PTAT(Proportional to absoIute temperature)電流，與傳統(tǒng)電路不同，QN3的電流鏡像QN2電流，運(yùn)樣電路中有S 股PTAT電流流過(guò)電阻R2，基準(zhǔn)電壓VREF可W表示為：
[0012]
[OOU]其中賦JQNl與QN2的個(gè)數(shù)比，VT為熱電壓。
[0014] 本發(fā)明通過(guò)電路中多個(gè)環(huán)路的方式實(shí)現(xiàn)高的PSR。圖2為電路的環(huán)路示意圖，可W 看到包括Ioopl，l〇〇p2兩個(gè)環(huán)路。下面將對(duì)分別對(duì)Ioopl和loop2進(jìn)行環(huán)路的相關(guān)的計(jì)算分 析。
[0015] 圖3為Ioopl的等效圖，Vinl對(duì)應(yīng)于圖2中MN2的源端，下面將計(jì)算Vinl到VREF的增 益 rm. O
[0016] Al為MNl管的漏端到VREF的增益：
[0017]
…
[001引其中g(shù)mNl為MNl管的跨導(dǎo)，roNl為MNl管的輸出電阻。
[0019] A2為由MN2管的源端經(jīng)過(guò)R4及QP1，R5及QP2，R6及QP：3到VREF的增益，為了方便計(jì) 算，將一些參數(shù)的表達(dá)式作統(tǒng)一描述：由于S極管跨導(dǎo)gm=Ic/VT，故統(tǒng)一為gm;S極管的輸 出電阻統(tǒng)一寫(xiě)為ro;電阻R4、R5、R6統(tǒng)一寫(xiě)為R，由此可得：
[0021] 環(huán)路增益盼A3為：[0022]
(3) (2)
[0020] )
[0023 ]由于ro〉〉R，roNl〉〉R，由式（1)，（2)，（3)可W化簡(jiǎn)得到loop 1的增益為：
[0024] (4)
[002引 D到VREF有兩條通路及一個(gè)環(huán)路。其中A4為 NJ陽(yáng) Tl
[0026] (5)
[0027]
[002引 "、 KOJ
[0029] 其中（5)，（ 6)式中 gmNJ1、gmNJ2是NJFET1、NJFET2 的跨導(dǎo)，簡(jiǎn)化時(shí)統(tǒng)一寫(xiě)作gmNJ; roNJl、roNJ2是NJFETUNJFET2的輸出電阻，簡(jiǎn)化時(shí)統(tǒng)一寫(xiě)作roNJ;gmN2是MN2管的跨導(dǎo)； roN2是麗2管的輸出電阻;roPl是MPl管的輸出電阻。
[0030] 由干;ro〉〉R，;ro〉〉Rl，由此，式（6)化簡(jiǎn)巧：
[0031]
[0032]
[0033] (8)
[0034]
[003引 （9)
[0036]
[0037]
[003引由W上分析可W得到本電路的PSR表達(dá)式，很容易看出本電路的PSR相對(duì)于傳統(tǒng)電 路非常高。
【主權(quán)項(xiàng)】
1. 一種具有高PSR特性的帶隙基準(zhǔn)電壓源，包括第一匪OS管麗I、第二匪OS管麗2、第一 PMOS 管 MPl、第二 PMOS 管 MP2、第一 NJFET 管 NJFET1、第二 NJFET 管 NJFET2、第一 PNP 三極管 QPl、 第二PNP三極管QP2、第三PNP三極管QP3、第一 NPN三極管QNl、第二NPN三極管QN2、第三NPN三 極管QN3、第一電阻RU第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第 一電容Cl、第二電容C2、第三電容C3、電流源II、啟動(dòng)電路和電壓源;第一NJFET管NJFETl的 漏極接電源，其柵極接地;第二NJFET管NJFET2的漏極接電源，其柵極接地;第二匪OS管MN2 的漏極接第一 NJFET管NJFETl的源極，第二匪OS管MN2的柵極接第一 PMOS管MPl的漏極，第二 匪OS管麗2柵極與第一 PMOS管MPl漏極的連接點(diǎn)通過(guò)第一電容Cl后接地;第一 PMOS管MPl的 漏極接電壓源的正極，電壓源的負(fù)極通過(guò)第三電阻R3后接地;第一 PMOS管MPl的源極接第二 NJFET管NJFET2的源極，第一 PMOS管MPl的柵極接第二PMOS管MP2的漏極；第二PMOS管MP2的 源極接第二NJFET管NJFET2的源極，第二PMOS管MP2的柵極與漏極互連;第二PMOS管MP2的漏 極接電流源Il的正端，電流源Il的負(fù)端接地;發(fā)射極通過(guò)第四電阻R4后接第二NMOS管MN2的 源極，第一 PNP三極管QPl的基極接第二PNP三極管QP2的集電極，第一 PNP三極管QPl的集電 極接啟動(dòng)電路;第二PNP三極管QP2的發(fā)射極通過(guò)第五電阻R5后接第二NMOS管MN2的源極，第 二PNP三極管QP2的基極與集電極互連;第三PNP三極管QP3的發(fā)射極通過(guò)第六電阻R6后接第 二NMOS管MN2的源極，第三PNP三極管QP3的基極接啟動(dòng)電路，第三PNP三極管QP3的集電極接 第一 NMOS管MNl的柵極;第一 NMOS管MNl的漏極接第二NMOS管MN2的源極，第一 NMOS管MNl的 源極通過(guò)第三電阻R3后接地;第一 NPN三極管QNl的集電極接啟動(dòng)電路，第一 NPN三極管QNl 的發(fā)射極通過(guò)第一電阻Rl后接地;第二NPN三極管QN2的集電極接第二PNP三極管QP2的集電 極，第二NPN三極管QN2的發(fā)射極通過(guò)第二電阻R2后接地;第三NPN三極管QN3的集電極接第 三PNP三極管QP3的集電極，第三NPN三極管QN3的發(fā)射極通過(guò)第二電阻R2后接地;第二電容 C2與第二電阻R2并聯(lián);第三電容C2與第三電阻R3并聯(lián);第一 NPN三極管QNl的基極、第二NPN 三極管QN2的基極、第三NPN三極管QN3的基極、第一 NMOS管MNl的源極與第三電阻R3和第三 電容C3的連接點(diǎn)為基準(zhǔn)電壓輸出端。
【文檔編號(hào)】G05F1/56GK105955381SQ201610436883
【公開(kāi)日】2016年9月21日
【申請(qǐng)日】2016年6月16日
【發(fā)明人】周澤坤, 董瑞凱, 張家豪, 石躍, 王卓, 張波
【申請(qǐng)人】電子科技大學(xué)