一種自偏置帶隙基準(zhǔn)源電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及CMOS集成電路設(shè)計(jì)領(lǐng)域，特別是涉及一種可以通過啟動(dòng)電路開啟后，通過自偏置能夠正常穩(wěn)定工作的自偏置帶隙基準(zhǔn)源電路。
【背景技術(shù)】
[0002]目前常見的帶隙基準(zhǔn)源電路是由運(yùn)放單元，啟動(dòng)電路，電流鏡像電路以及電流偏置電路等4部分組成。如圖1所示即常見帶隙基準(zhǔn)源電路的結(jié)構(gòu)圖。
[0003 ]當(dāng)啟動(dòng)電路(未示出)開啟時(shí)，同時(shí)電流偏置電路1I為運(yùn)放1 2提供偏置電流使運(yùn)放開始工作，使得運(yùn)放兩個(gè)輸入端電壓穩(wěn)定即VBE，此時(shí)流過電阻R3的電流即為PTAT電流，從而產(chǎn)生鏡像電流13，由電阻R4來決定輸出電壓VREF。
[0004]由于此帶隙基準(zhǔn)源電路，包含了一個(gè)獨(dú)立的產(chǎn)生偏置電流的電路單元(電流偏置電路101)，那么電路的整體功耗就會(huì)增加很多，同時(shí)芯片的面積也會(huì)加大。

【發(fā)明內(nèi)容】

[0005]為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種自偏置帶隙基準(zhǔn)源電路，其可以使帶隙基準(zhǔn)源電路通過自偏置能夠正常工作，同時(shí)能夠輸出穩(wěn)定電壓的電路，降低電路功耗。
[0006]為達(dá)上述目的，本發(fā)明提出一種自偏置帶隙基準(zhǔn)源電路，包括:
[0007]電壓檢測電路，用于檢測基準(zhǔn)輸出電壓的變化并輸出至運(yùn)放；
[0008]運(yùn)放，將該電壓變化予以放大后去驅(qū)動(dòng)電流鏡像單元，該運(yùn)放具有自偏置結(jié)構(gòu)，以使該運(yùn)放在啟動(dòng)電路開啟時(shí)能夠產(chǎn)生偏置電流，從而使該運(yùn)放開始工作；
[0009]電流鏡像單元，將放大后的電壓變化反饋至該運(yùn)放以使電壓變化減小，并將穩(wěn)定的電流送至輸出電路；
[0010]輸出電路，用于產(chǎn)生穩(wěn)定的基準(zhǔn)電壓。
[0011 ] 進(jìn)一步地，所述運(yùn)放由第一 PMOS管、第二 PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二 NMOS管、第三NMOS管組成的兩級(jí)運(yùn)放構(gòu)成。
[0012]進(jìn)一步地，該第一 PMOS管、第二 PMOS管源極接電源，該第一 PMOS管、第二 PMOS管柵極互連，并連接至該第二 PMOS管漏極，該第一 PMOS管漏極接該第五PMOS管與第六PMOS管源極，該第五PMOS管漏極接該第一 NMOS管漏極，該第一 NMOS管柵漏互連，并連接至該第二 NMOS管柵極，該第六PMOS管漏極接第二 NMOS管漏極與該第三NMOS管柵極，該第六PMOS管柵極與該第五PMOS管柵極接該電流鏡像單元及電壓差檢測電路，該第二 PMOS管漏極接該電流鏡像單元，該第一 NMOS管、第二 NMOS管、第三NMOS管源極接地。
[0013]進(jìn)一步地，該第二PMOS管與該第三NMOS管形成該自偏置結(jié)構(gòu)，該第二PMOS管漏極與該第三NMOS管漏極相連。
[0014]進(jìn)一步地，該電流鏡像單元包括第三PMOS管、第四PMOS管以及第七PMOS管。
[0015]進(jìn)一步地，該第三PMOS管、第四PMOS管及第七PMOS管源極接電源，該第三PMOS管與第七PMOS管漏極接電壓差檢測電路，該第三PMOS管、第七PMOS管以及第四PMOS管柵極接該第二 PMOS管漏極，該第四PMOS管漏極接該輸出電路。
[0016]進(jìn)一步地，該電壓檢測電路包括第一三極管、第二三極管以及第一電阻、第二電阻、第三電阻。
[0017]進(jìn)一步地，該第二電阻一端接該第一三極管的發(fā)射極，另一端接地，該第一三極管的發(fā)射極與該第五PMOS管柵極相連，形成第二節(jié)點(diǎn)，該第二三極管發(fā)射極連接該第一電阻的一端，該第一電阻的另一端與該第六PMOS管柵極相連，形成第一節(jié)點(diǎn)，同時(shí)通過該第三電阻接地，該第一三極管與該第二三極管的集電極與基極接地。
[0018]進(jìn)一步地，該第一三極管與該第二三極管為PNP三極管。
[0019]進(jìn)一步地，該輸出電路包括第四電阻，該第四電阻一端接該第四PMOS管漏極，另一端接地。
[0020]與現(xiàn)有技術(shù)相比，本發(fā)明一種自偏置帶隙基準(zhǔn)源電路，提供了一種可以產(chǎn)生自偏置電流的帶隙基準(zhǔn)源電路，其使得運(yùn)放在啟動(dòng)電路開啟時(shí)能夠自己產(chǎn)生偏置電流，從而使運(yùn)放開始工作，當(dāng)運(yùn)放正常工作時(shí)使得電路工作環(huán)路能夠正常工作，達(dá)到輸出要求，從而省去運(yùn)放偏置電流產(chǎn)生電路和為電路環(huán)路提供偏置的電路，不僅使電路面積減小，而且使功耗大大降低。
【附圖說明】
[0021]圖1為現(xiàn)有技術(shù)常見的帶隙基準(zhǔn)源電路的電路示意圖；
[0022]圖2為本發(fā)明一種自偏置帶隙基準(zhǔn)源電路的電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0023]以下通過特定的具體實(shí)例并結(jié)合【附圖說明】本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過其它不同的具體實(shí)例加以施行或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾與變更。
[0024]圖2為本發(fā)明一種自偏置帶隙基準(zhǔn)源電路的電路結(jié)構(gòu)示意圖。如圖2所示，本發(fā)明一種自偏置帶隙基準(zhǔn)源電路，包括:運(yùn)放10、電流鏡像單元20、電壓檢測電路30、輸出電路
40 ο
[0025]其中，電壓檢測電路30，用于檢測由于溫度或電壓變化產(chǎn)生的基準(zhǔn)輸出電壓的變化并輸出至運(yùn)放10并進(jìn)行放大;運(yùn)放10，將該電壓變化予以放大去驅(qū)動(dòng)電流鏡像單元20，該運(yùn)放1具有自偏置結(jié)構(gòu)，以使運(yùn)放1在啟動(dòng)電路開啟時(shí)能夠產(chǎn)生偏置電流，從而使運(yùn)放1開始工作；電流鏡像單元20將放大后的電壓變化反饋至運(yùn)放10以使電壓變化減小，并將穩(wěn)定的電流送至輸出電路40，由輸出電路40產(chǎn)生穩(wěn)定的基準(zhǔn)電壓VBGH。
[0026]具體地說，運(yùn)放10由第一 PMOS管PMl、第二 PMOS管ΡΜ2、第五PMOS管ΡΜ5、第六PMOS管ΡΜ6、第一 NMOS管匪1、第二 NMOS管匪2、第三NMOS管匪3組成的兩級(jí)運(yùn)放構(gòu)成，其用于將誤差電壓進(jìn)行放大并反饋至電壓檢測電路30，電流鏡像單元20由第三PMOS管ΡΜ3、第四PMOS管ΡΜ4、第七PMOS管ΡΜ7組成，第一 PMOS管PMl、第二 PMOS管ΡΜ2、第三PMOS管ΡΜ3、第四PMOS管ΡΜ4及第七PMOS管源極接電源，第一 PMOS管PMl、第二 PMOS管ΡΜ2柵極互連，并連接至第二 PMOS管PM2漏極，第一 PMOS管PMl漏極接第五PMOS管PM5與第六PMOS管PM6源極，第五PMOS管PM5漏極接第一WOS管匪I漏極，第一匪OS管匪I柵漏互連，并連接至第二 NMOS管匪2柵極，第六PMOS管PM6漏極接第二匪OS管匪2漏極與第三NMOS管匪3柵極，第六PMOS管柵極接該第七PMOS管PM7漏極及電壓差檢測電路30，該第五PMOS管PM5柵極接第三PMOS管PM3漏極及電壓差檢測電路30，第二 PMOS管PM2和第三NMOS管匪3形成該自偏置結(jié)構(gòu)，該第二 PMOS管PM2漏極與該第三匪OS管匪3漏極相連，同時(shí)，該第二PMOS管PM2漏極(運(yùn)放10輸出端)還連接第三PMOS管PM3、第七PMOS管PM7以及第四PMOS管PM4柵極，第三PMOS管PM3與第七PMOS管PM7漏極接電壓差檢測電路30，第四PMOS管PM4漏極接輸出電路40，第一匪OS管匪1、第二匪OS管匪2、第三NMOS管NM3