專利名稱：減少電磁干擾的電路和方法
技術(shù)領(lǐng)域：
該項(xiàng)發(fā)明一般涉及電子電路，且特別涉及數(shù)字控制電源轉(zhuǎn)換器的擴(kuò)頻操作。
背景技術(shù)：
諸如汽車、航空、電信、消費(fèi)電子等系統(tǒng)包括很多會受物理、環(huán)境和電應(yīng)力不利影響的元件。這些元件包括電子器件、無源電路元件和互連的結(jié)構(gòu)。一種干擾電子系統(tǒng)正常操作的力是電磁輻射。這種力也被稱為電磁干擾(EMI)。除了受EMI干擾，電子器件也發(fā)射電磁信號，該信號會不利影響到同一系統(tǒng)或其它系統(tǒng)中的其它電路元件。由于對更緊湊小巧的系統(tǒng)的需求增加，系統(tǒng)制造者減小系統(tǒng)的規(guī)模，其增加了輻射的EMI影響系統(tǒng)的可能性。例如，用于諸如手機(jī)、個人數(shù)字助理、電子游戲的便攜式計(jì)算機(jī)、手提裝置、及其它中的開關(guān)電源(SMPS)，通常是EMI的最嚴(yán)重來源之一。因?yàn)楝F(xiàn)代電子系統(tǒng)具有的規(guī)模在減小，對EMI敏感的部件被裝置在電源的近處，因而增加了由于EMI而引起的其故障可能性。
去除包括開關(guān)電源的電子系統(tǒng)中輻射EMI的影響的消極手段包括EMI緩沖器的使用。但是，緩沖器很貴并且增加電子系統(tǒng)的體積。消除輻射和傳導(dǎo)的EMI的積極手段依賴于改變開關(guān)電源的開關(guān)頻率。這些手段包括偽隨機(jī)時鐘、調(diào)頻時鐘、峰值電流混沌控制和增量總和(delta sigma)調(diào)制的使用來獲得可變頻率的操作。通過改變開關(guān)頻率，開關(guān)電源產(chǎn)生的噪音散布于頻域，基礎(chǔ)峰值極大減少。這些技術(shù)的缺點(diǎn)是他們只在模擬反饋控制器中可實(shí)現(xiàn)。
因此，需要去除輻射和傳導(dǎo)的EMI的影響的電路和方法，其可以應(yīng)用到有數(shù)字反饋控制器的開關(guān)電源中。另外，希望該電路和方法是經(jīng)濟(jì)而節(jié)能的。


該項(xiàng)發(fā)明通過閱讀下面的詳細(xì)描述會被更好理解，考慮圖中的數(shù)字，其中相同的參考字符表示相同的元件，并且圖1為根據(jù)本發(fā)明一個實(shí)施方式的數(shù)字控制電源轉(zhuǎn)換器的模塊圖；圖2為根據(jù)本發(fā)明另一個實(shí)施方式的圖1的數(shù)字控制電源轉(zhuǎn)換器的一部分的模塊圖；圖3為根據(jù)本發(fā)明另一個實(shí)施方式的圖1的數(shù)字控制電源轉(zhuǎn)換器的另一部分的模塊圖；圖4為根據(jù)本發(fā)明另一個實(shí)施方式的圖1的數(shù)字控制電源轉(zhuǎn)換器的另一部分的示意圖；圖5為根據(jù)本發(fā)明另一個實(shí)施方式的圖1的數(shù)字控制電源轉(zhuǎn)換器的另一部分的示意圖；和圖6根據(jù)本發(fā)明另一個實(shí)施方式的數(shù)字控制電源轉(zhuǎn)換器的另一部分的示意圖。
具體實(shí)施例方式
通常，該項(xiàng)發(fā)明包括一個使用數(shù)字電路結(jié)構(gòu)和擴(kuò)頻時鐘減少或抑制電磁干擾的方法和電路。根據(jù)本發(fā)明的一個實(shí)施方式，一個電路的開關(guān)頻率的改變通過使用數(shù)字偽隨機(jī)式發(fā)生器和延時線數(shù)字脈寬調(diào)制器來產(chǎn)生一個數(shù)字?jǐn)U頻來實(shí)現(xiàn)，也被稱為隨機(jī)脈寬調(diào)制信號。偽隨機(jī)圖形發(fā)生器發(fā)射偽隨機(jī)數(shù)字碼到一個噪聲整形數(shù)字模擬(digital-to-anolog)轉(zhuǎn)換器。延時線數(shù)字脈寬調(diào)制器產(chǎn)生了一個系統(tǒng)時鐘信號，該信號有一個頻率被延時線的模擬電源電壓控制，其值圍繞一個平均值是隨機(jī)的。該變化的時鐘頻率在一個寬的頻率范圍內(nèi)以隨機(jī)的方式而不是以固定的頻率傳播此輻射和傳導(dǎo)的EMI。這實(shí)際上減少了其它電路在電源轉(zhuǎn)換器附近受到的一般干擾。
圖1為根據(jù)本發(fā)明的實(shí)施方式的具有擴(kuò)頻系統(tǒng)的數(shù)字控制電源轉(zhuǎn)換器10的模塊圖。圖1中展示的是擴(kuò)頻系統(tǒng)12連接到開關(guān)網(wǎng)絡(luò)14。擴(kuò)頻系統(tǒng)12包括一個偽隨機(jī)圖形發(fā)生器16，一個數(shù)字模擬轉(zhuǎn)換器(DAC)18，一個線性穩(wěn)壓器20，和一個基于延時線的數(shù)字脈寬調(diào)制器(DPMW)22。更特別的，DAC18的輸入連接到數(shù)字偽隨機(jī)圖形發(fā)生器16的輸出，DAC18的輸出連接到線性穩(wěn)壓器20的輸出。基于延時線的DWPM22的輸入24連接到線性穩(wěn)壓器20的輸出，基于延時線的DWPM22的輸入26連接到開關(guān)網(wǎng)絡(luò)14的輸出。基于延時線的DWPM22有一個輸出28連接到偽隨機(jī)圖形發(fā)生器16的輸入32和DAC18的輸入34，并有一個輸出30連接到開關(guān)網(wǎng)絡(luò)14的輸入36。
作為例子，開關(guān)網(wǎng)絡(luò)14包括一個電源轉(zhuǎn)換器15，該電源轉(zhuǎn)換器15有一個輸入作為開關(guān)網(wǎng)絡(luò)14的輸入36，并有一個輸出連接到濾波級17的輸出。濾波級17的輸出連接到負(fù)載19和模擬數(shù)字轉(zhuǎn)換器(ADC)21的輸入。需要注意的是，電源轉(zhuǎn)換器輸出電壓比需要的參考電壓的減少在ADC21中實(shí)現(xiàn)。ADC21的輸出因此代表了在參考電壓和輸出電壓之間的差值的數(shù)字化當(dāng)量。ADC21的一個輸出連接到數(shù)字補(bǔ)償器23，數(shù)字補(bǔ)償器23的輸出作為開關(guān)網(wǎng)絡(luò)14的輸出25。開關(guān)網(wǎng)絡(luò)14的配置不是對本發(fā)明的限制。開關(guān)網(wǎng)絡(luò)14可以是使用DOWM來調(diào)節(jié)輸出電壓的任何合適的數(shù)字電路或控制器結(jié)構(gòu)。偽隨機(jī)圖形發(fā)生器16、和基于延時線的DPWM22的實(shí)施方式被進(jìn)一步分別參考圖2到4來描述。電源轉(zhuǎn)換器15的實(shí)施方式和濾波級17進(jìn)一步參考圖6來描述。
參照圖2，說明了根據(jù)本發(fā)明一個實(shí)施方式的偽隨機(jī)圖形發(fā)生器16的模塊圖。偽隨機(jī)圖形發(fā)生器16包括一個時鐘分頻器(clock divider)電路38，該電路38有一個輸入作為輸入32。時鐘分頻器電路38設(shè)置一個過采樣比(OSR)。例如，OSR是4096。圖形發(fā)生器16的輸出連接到線性反饋移位寄存器(LFSR)40，LFSR40的輸出連接到加法電路42。偏移44被傳送到加法電路42的另一個輸出。加法電路42的一個輸出信號作為圖形發(fā)生器16的輸出信號。
參考圖3，顯示了DAC18的模塊圖。DAC18包括一個增量總和調(diào)制器50，其連接到低通濾波器52并作為噪聲整形電路。增量總和調(diào)制器50有一個輸出作為輸出34，并為線性穩(wěn)壓器20產(chǎn)生模擬電壓參考。DAC18從偽隨機(jī)圖形發(fā)生器16接收偽隨機(jī)數(shù)字碼。根據(jù)一個實(shí)施方式，DAC18有一個由時鐘分頻器電路38設(shè)置的抽樣率。抽樣率由EQT.1給出fDAC＝fsys/OSREQT.1其中fDAC為抽樣率；fsys為系統(tǒng)時鐘頻率；以及OSR為過采樣比。
作為例子，增量總和調(diào)制器50是一個一階增量總和調(diào)制器，該調(diào)制器50有一個由EQT.2給出的噪聲轉(zhuǎn)移函數(shù)(NTF(z))NTF(z)＝1-z-1EQT.2對于一階增量總和調(diào)制器，噪聲下降了9分貝，因此每過采樣比翻倍，有效的分辨率增加1.5位。使用一比特增量總和拓?fù)浣Y(jié)構(gòu)的好處是其產(chǎn)生一個高的線性輸出，有基本為零的靜態(tài)電流(并因此是低功率電路結(jié)構(gòu))，以及能夠使用單塊集成電路制造技術(shù)制造。
參照圖4，說明了根據(jù)本發(fā)明的一個實(shí)施方式的基于延時線的DPWM22的模塊圖。DPWM22包括一個延時線56，其連接到計(jì)數(shù)器58和DPWM邏輯電路60。延時線56包括一個n到l(n-to-1)的多路復(fù)用器62，其連接到n個基于鎖存器的延遲元件641，642，643，644，645，646，647，...，64n，其中n代表一個整數(shù)。延遲元件641有一個輸入連接到多路復(fù)用器62的輸入621，并有一個輸出連接到多路復(fù)用器62的一個輸入622和延遲元件642的輸入。類似的，延遲元件642-647有輸出分別連接到多路復(fù)用器62的輸入623-62n和延遲元件643-64n的輸入。作為例子，多路復(fù)用器62是一個有3位選擇總線的8到1(8-to-1)的多路復(fù)用器，即DUTY位(2:0)。延遲元件64n的輸出經(jīng)過一個反相器66連接到延遲元件641的輸入并且作為延時線56的時鐘輸出。延時線56的輸出連接到計(jì)數(shù)器58的輸入。多路復(fù)用器62有一個輸入作為輸入26，并有一個輸出用作傳輸輸出信號OUT。多路復(fù)用器62的體積和延遲元件的數(shù)量不是該發(fā)明的限制。
一個N位混合DPWM包括一個延時線，其有2M單元來產(chǎn)生合適的延遲，跟隨一個2(N-M)位計(jì)數(shù)器來提供粗延遲調(diào)整，其中N和M是整數(shù)。根據(jù)圖4顯示的實(shí)施方式，DPWM22是一個7-位DPWM，其有提供時鐘信號CLK的八單元延時線振蕩器，CLK有一個是開關(guān)頻率fS八倍的頻率。要注意的是這種基于延時線的混合DPWM不是本發(fā)明的限制。其他合適的延時線DPWM包括混合DPWM、分段或不分段的DPWM、自校準(zhǔn)的DPWM、或其混合體。
主要參照圖5，展示了延遲元件的原理圖，比如延遲元件641-64n。延遲元件的構(gòu)造不是本發(fā)明的限制。例如，延遲元件或單元的構(gòu)造可包括電流受控(current-starved)反相器的構(gòu)造或替代的邏輯門的構(gòu)造。通過連接DAC18的輸出到通用的延遲單元的合適的延遲控制端，該發(fā)明可以應(yīng)用到這些替代的延遲單元構(gòu)造中。如果使用一個端子控制延遲器件的延遲，該端子不要求DC電流，線性穩(wěn)壓器20可以省略。
再參考圖4及依照一個例子，計(jì)數(shù)器58是一個3位的計(jì)數(shù)器，其有一個輸出用來傳輸三位輸出信號計(jì)數(shù)(2:0)，其中計(jì)數(shù)器58的輸出作為輸出28。
DPWM邏輯電路60包括一個相等檢測(equality check)電路70、一個或非門72、一個多路復(fù)用器74、與門76和78、反相器77、鎖存器80和82、和一個或非門84。相等檢測電路70也被叫做相等檢測器并有一個輸入連接到多路復(fù)用器62的輸入26和計(jì)數(shù)器58的輸出28。另外，連接到輸入26的輸入被連接到2到1(2-to-1)多路復(fù)用器74的輸出。相等檢測器70的輸出連接到與門76的輸入。多路復(fù)用器74的一個輸入連接到n位多路復(fù)用器62的輸出和或非門72的輸入?；蚍情T72的另一個輸入連接到延遲元件56的輸出以及計(jì)數(shù)器58的輸入?；蚍情T72的輸出連接到多路復(fù)用器74的另一個輸入。多路復(fù)用器74的輸出連接到與門76的一個第二輸入。與門76的輸出連接到與門78的輸入和鎖存器80的輸入，其中連接到與門78的輸入通過反相器77。鎖存器78的輸出連接到鎖存器80的另一個輸入。鎖存器80的輸出作為DPWM22的輸出30。或非門84的輸入連接到計(jì)數(shù)器58的輸出，或非門84的輸出連接到鎖存器82的輸入。鎖存器82有一個連接的輸入用于接收邏輯信號如邏輯1，還有一個輸入連接到延時線56的輸出。
通過一個信號元件的延遲Δt對應(yīng)于PWM分辨率的一個最低有效位(LSB)。因此，3位的總分辨率可以通過跟蹤8元件延時線得到。需要注意的是，包含或非門72和2到1多路復(fù)用器74允許額外的計(jì)時信息從延時線56析出，該過程可用于在2到1多路復(fù)用器74的輸出產(chǎn)生一個信號，多路復(fù)用器74有一個4PWM位的有效的計(jì)時分辨率。例如，當(dāng)信號任務(wù)(3)為邏輯零，抽頭式延時線輸出(3位)是足夠的并通過了2到1多路復(fù)用器74。但是，當(dāng)信號任務(wù)(3)改變成邏輯1，需要增加等于八倍Δt的額外的延遲到抽頭式延時線輸出。該延遲通過選擇或非門72的輸出以穿過2到1多路復(fù)合器74而被增加。最終的PWM脈沖由鎖存器80產(chǎn)生，鎖存器80在每個開關(guān)周期的開始被D觸發(fā)器82設(shè)置，當(dāng)計(jì)數(shù)器58的輸出信號和延時線56的輸出信號的結(jié)合達(dá)到所需負(fù)載循環(huán)(duty cycle)時被重置。
圖6表明根據(jù)本發(fā)明的一個實(shí)施方式的開關(guān)網(wǎng)絡(luò)14的模塊圖，該開關(guān)網(wǎng)絡(luò)14包括電源轉(zhuǎn)換器15、濾波級17、負(fù)載19、ADC21、和數(shù)字補(bǔ)償器23。作為例子，電源轉(zhuǎn)換器15是一個降壓轉(zhuǎn)換器，其包括驅(qū)動器電路90和92，連接90和92來分別驅(qū)動開關(guān)場效應(yīng)晶體管(FET)94和96。更特別的，驅(qū)動器電路90的一個輸出連接到開關(guān)FET94的門，驅(qū)動器92的輸出連接到開關(guān)FET96的門。開關(guān)FET94和96的漏極連在一起，連接開關(guān)FET94的源極以接收操作電源，例如VCC，連接開關(guān)FET96的源極以接收操作電源，例如VSS。死區(qū)時間(dead time)延遲電路98的輸出連接到驅(qū)動電路器90的輸入，死區(qū)時間延遲電路98的另一個輸出連接到驅(qū)動器電路92的輸入。死區(qū)時間延遲電路98的輸入連接到延時線DPWM22的輸出30。
濾波級17包括一個電感器100，其連接到電容器106。更特別的是，電感器100的一個端子連接到晶體管94和96的漏極，電感器100的另一個端子連接到電容器106的一個端子。連接電容器106的另一端子以接收操作電源，如VSS。
橫跨電容器106連接負(fù)載19。
ADC21的輸入通過電感器100連接到開關(guān)晶體管94和96的漏極。
ADC21的輸出連接到電感器100、電容器106、負(fù)載19的通常連接的端子和數(shù)字補(bǔ)償器23的輸入。數(shù)字補(bǔ)償器23的輸出作為開關(guān)網(wǎng)絡(luò)14的輸出25并連接到延時線DPWM22的輸入26。
操作中，擴(kuò)頻時鐘產(chǎn)生技術(shù)用于通過改變開關(guān)網(wǎng)絡(luò)14的開關(guān)頻率來減少數(shù)字電路中的EMI，這樣開關(guān)網(wǎng)絡(luò)產(chǎn)生的噪聲比如SMPS，橫跨一個頻率帶擴(kuò)展，因此減少噪聲在特定頻率的時均基礎(chǔ)峰值幅度。根據(jù)本發(fā)明的一個實(shí)施方式，時鐘分頻器38接收一個系統(tǒng)時鐘信號(CLKSYS)，并提供一個具有減少頻率的時鐘信號(CLKDIV)給LSFR40，LSFR40產(chǎn)生一個均勻分布的頻率目標(biāo)。作為例子，LSFR40是一個9元件線性反饋移位寄存器，其產(chǎn)生一個512循環(huán)偽隨機(jī)序列來獲得一個均勻分布的頻率目標(biāo)。一個代表擴(kuò)頻頻率freqss的7位數(shù)字從LSFR40中提取出來。
一加法電路42引出7位數(shù)字的偏移來產(chǎn)生一個電平移動7位數(shù)字。DAC18傳輸移位的偏移數(shù)字到參考電壓VREF。作為例子，DAC18是一位增量總和(Δ-∑)DAC，DAC18包括一數(shù)字調(diào)制器50和一個低通過濾器52。線性穩(wěn)壓器20將參考電壓VREF轉(zhuǎn)換為輸出電壓，該輸出電壓作為延遲元件641-64n的電源電壓VDD。因此，該電源電壓被參考電壓為VREF的線性穩(wěn)壓器20控制，該電源電壓改變來為開關(guān)網(wǎng)絡(luò)14獲得一個可變的開關(guān)頻率fs。因此，該電源電壓VDD作為延時線DPWM的一個控制信號，其改變數(shù)字控制電源轉(zhuǎn)換器10的頻率。需要注意的是該控制信號不限制為是電源電壓。
至此可以認(rèn)為該發(fā)明提供了一種利用數(shù)字?jǐn)U頻來減少EMI的數(shù)字?jǐn)U頻電路和方法。根據(jù)本發(fā)明的實(shí)施方式，該方法包括改變延時線DPWM電路的操作參數(shù)，這樣其產(chǎn)生一個具有可變頻率的信號。根據(jù)一個實(shí)施方式，操作參數(shù)是一個時鐘頻率。該信號輸入進(jìn)一個開關(guān)網(wǎng)絡(luò)，這樣該數(shù)字控制電源轉(zhuǎn)換器具有一個可變的開關(guān)頻率。
盡管特定的優(yōu)選實(shí)施方式和方法在這里被公開，然而對于本領(lǐng)域的技術(shù)人員，從上述公開中很明顯可見，可以進(jìn)行這樣的實(shí)施方式和方法的改變和修改而不偏離該發(fā)明的范圍和主旨。這意味著，該項(xiàng)發(fā)明應(yīng)該僅被限于所附權(quán)利要求和可適用法律的法規(guī)條例所要求的范圍。
權(quán)利要求
1.一種減少數(shù)字控制電源轉(zhuǎn)換器中電磁干擾的方法，包括通過隨機(jī)改變數(shù)字脈寬調(diào)制器電路的時鐘頻率產(chǎn)生擴(kuò)頻。
2.如權(quán)利要求1所述的方法，其中所述隨機(jī)改變所述時鐘頻率的步驟包括改變延時線的控制信號、改變所述延時線的電源電壓、改變穩(wěn)壓器的參考電壓、或使用線性反饋移位寄存器的步驟中的至少一個。
3.如權(quán)利要求2所述的方法，進(jìn)一步包括從所述線性反饋移位寄存器中取出具有第一頻率的信號并將所述第一頻率信號轉(zhuǎn)換成參考電壓。
4.如權(quán)利要求3所述的方法，進(jìn)一步包括通過使用一位增量總和數(shù)字模擬轉(zhuǎn)換器將所述第一頻率信號轉(zhuǎn)換成所述參考電壓。
5.如權(quán)利要求1所述的方法，其中所述隨機(jī)改變所述時鐘頻率的步驟包括傳輸偽隨機(jī)數(shù)字碼到噪聲整形數(shù)字模擬轉(zhuǎn)換器。
6.一種抑制電磁輻射干擾的方法，其包括改變延時線的操作參數(shù)。
7.如權(quán)利要求6所述的方法，其中所述改變所述操作參數(shù)的步驟包括改變延時線脈寬調(diào)制器的所述操作參數(shù)或改變時鐘頻率來產(chǎn)生數(shù)字?jǐn)U頻的步驟之一。
8.如權(quán)利要求7所述的方法，其中所述改變控制電壓的步驟進(jìn)一步包括產(chǎn)生一參考電壓并改變所述參考電壓。
9.一種電路，其包括圖形發(fā)生器，其有輸入端和輸出端；第一數(shù)字模擬轉(zhuǎn)換器，其有第一和第二輸入端以及輸出端，其中所述圖形發(fā)生器的所述輸出連接到所述第一數(shù)字模擬轉(zhuǎn)換器的第一輸入端；穩(wěn)壓器電路，其有輸入端和輸出端，所述穩(wěn)壓器電路的所述輸入端連接到所述第一數(shù)字模擬轉(zhuǎn)換器的所述輸出端；延時線數(shù)據(jù)脈寬調(diào)制器，其有第一輸入端和第一輸出端，所述第一輸入端連接到所述穩(wěn)壓器電路的所述輸出端，所述第一輸出端連接到所述圖形發(fā)生器的所述輸入端和所述第一數(shù)字模擬轉(zhuǎn)換器的所述第二輸入端。
10.如權(quán)利要求9所述的電路，其中所述電路為一電源轉(zhuǎn)換器，包括開關(guān)網(wǎng)絡(luò)，其有輸入端和輸出端，第二數(shù)字模擬轉(zhuǎn)換器，其有輸入端和輸出端，所述輸入端連接到所述開關(guān)網(wǎng)絡(luò)的所述輸出端；數(shù)字補(bǔ)償器，其有輸入端和輸出端，所述輸入端連接到所述第二數(shù)字模擬轉(zhuǎn)換器的所述輸出端，所述數(shù)字補(bǔ)償器的所述輸出端連接到所述基于延時線的數(shù)字脈寬調(diào)制器的所述第二輸入端，以及其中所述延時線數(shù)字脈沖寬度調(diào)制器包括延時線，其有輸入端以及第一和第二輸出端；計(jì)數(shù)器，其有輸入端和輸出端，其中所述延時線的所述輸入端連接到所述計(jì)數(shù)器的所述第一輸入端；數(shù)字邏輯電路，其有輸入端，所述輸入端連接到所述延時線的所述第一輸入端。
全文摘要
一種擴(kuò)頻系統(tǒng)和一種去除電磁干擾的方法，所述擴(kuò)頻系統(tǒng)具有一自振蕩延時線數(shù)字脈寬調(diào)制器。所述擴(kuò)頻系統(tǒng)有一偽隨機(jī)圖形發(fā)生器，其連接到一數(shù)字模擬轉(zhuǎn)換器，所述數(shù)字模擬轉(zhuǎn)換器反過來連接到一線性穩(wěn)壓器。所述線性穩(wěn)壓器從所述數(shù)字模擬轉(zhuǎn)換器接收一參考電壓并產(chǎn)生一頻率，該頻率改變用作基于延時線的數(shù)字脈寬調(diào)制器的延遲元件的輸入電壓。響應(yīng)于改變輸入信號的頻率，基于延時線的數(shù)字脈寬調(diào)制器產(chǎn)生改變電壓的頻率，該電壓是開關(guān)網(wǎng)絡(luò)的輸入來改變該開關(guān)網(wǎng)絡(luò)的開關(guān)頻率。
文檔編號H03L7/00GK101093955SQ200710108169
公開日2007年12月26日 申請日期2007年5月30日 優(yōu)先權(quán)日2006年6月15日
發(fā)明者魏藤(音譯), 奧利維爾·特萊斯卡塞斯 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司