專利名稱：一種數(shù)字鑒相濾波器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種數(shù)字鑒相濾波器，可采用修正高穩(wěn)晶體方法來提供高精度時鐘源，屬于通信技術(shù)領(lǐng)域。
背景技術(shù)：
通常，在各種通信基站中，大都對基站本身系統(tǒng)時鐘的精度和穩(wěn)定度提出了較高的要求，例如，在GSM 05.10條款的“無線子系統(tǒng)同步”中規(guī)定“基站應(yīng)該使用絕對精度優(yōu)于0.05ppm(5×10-8)的單一頻率源作為時間基準以及RF的產(chǎn)生源，該頻率也用于基站的全部載波源”。對大多數(shù)實際應(yīng)用情況而言，基站系統(tǒng)時鐘信號本身是由一個高精度的石英振蕩器產(chǎn)生，通常該信號同步于中樞系統(tǒng)的主時鐘，在主時鐘同步失敗時，基站本身系統(tǒng)的時鐘也要求必須能夠維持網(wǎng)絡(luò)的同步。然而即使是最穩(wěn)定的石英振蕩器，經(jīng)過一定的時間或由于其它環(huán)境因素(如溫度、濕度等)的影響也會出現(xiàn)老化、衰減現(xiàn)象，如果沒有其他的糾正補償措施，整體誤差會累積，直至超出基站本身系統(tǒng)所規(guī)定的最低限，如GSM的基準頻率精度指標要求為(5×10-8)，而造成嚴重后果。這里可做一個簡單的計算，舉個例子，假如有一個石英振蕩器，其中心頻率為10MHz，穩(wěn)定度為0.01ppm(1×10-8)，若要產(chǎn)生1pps的秒脈沖，則需要進行1×107次的分頻，而相對于標準秒脈沖而言，這里的單位秒誤差就是δ＝(f0±f0×η)/107，即(10×106±10×106×1×10-8)/107，也即1±1×10-8秒，則一天24小時的誤差就是3600×24×1×10-8，已達864us，對于基站系統(tǒng)時鐘來說，這是決不能接受的。因此，簡單的采用高精度石英振蕩器作為基站時鐘源，是不可行的。必須對偏差做及時調(diào)整。常采用的方法有銫鐘，GPS+銣鐘等等，當大量使用時，成本是一個限制因素。鑒于當前GPS接收模塊的小型化及相對使用成本的下降，利用GPS(全球定位系統(tǒng))衛(wèi)星發(fā)送的秒同步信號，來同步本地的時鐘源，已成為一種較為流行的做法。
由于低成本的GPS接收模塊，其輸出端口只提供1pps的秒脈沖信號，而大多數(shù)應(yīng)用，需要高頻率的信號源，另外，由于GPS本身的特性，其輸出的秒脈沖誤差遵循正態(tài)分布的數(shù)學規(guī)律，也即短時間尺度的“擾動”不確定性，和長期時間尺度上的“高精確”性，而一般石英晶體振蕩器的特性卻正好相反，具有“短時”的高穩(wěn)定性和“長期”的“漂移”性，所以在實際應(yīng)用中，需要有針對性的措施，以取兩者之“長”，補兩者之“短”。

發(fā)明內(nèi)容
針對上述現(xiàn)有技術(shù)中存在的缺陷，本實用新型所要解決的技術(shù)問題是提供一種能克服GPS信號源的短時間不確定性和石英晶體振蕩器長期的漂移性的，能輸出高精確度、高穩(wěn)定性的高頻率脈沖及秒脈沖信號的數(shù)字鑒相濾波器。
為了解決上述技術(shù)問題，本實用新型所提供的一種數(shù)字鑒相濾波器，該數(shù)字鑒相濾波器在FPGA(可編程邏輯器件)中實現(xiàn)，分別與數(shù)字鑒相濾波器連接的有GPS模塊、標準信號源模塊、CPU和可控本地標準壓控頻率單元，構(gòu)成一高精度的時鐘裝置，其特征在于，所述數(shù)字鑒相濾波器包括一接口處理模塊，用于與包括CPU在內(nèi)的FPGA的外部模塊進行信息交換，即將內(nèi)外兩個脈沖之間的相位檢測信息輸出給CPU，將CPU的占空比參數(shù)、濾波器參數(shù)、重置位等輸入信號傳輸給數(shù)字鑒相濾波器內(nèi)相應(yīng)模塊；其輸入端分別連接所述GPS模塊和所述標準信號源模塊，經(jīng)數(shù)據(jù)總線連接所述CPU；一本地模塊，用于完成對本地晶體振蕩器輸入頻率的分頻，及本地秒脈沖的重置位，并輸出其他所需頻率；其輸入端分別連接所述接口模塊的外參考秒脈沖輸出端、濾波器參數(shù)輸出端、重置位輸出端和可控本地標準壓控頻率單元模塊，所述本地模塊分別設(shè)有其他所需頻率的輸出端；一數(shù)據(jù)處理模塊，包括調(diào)整由CPU設(shè)置濾波器參數(shù)的可調(diào)整數(shù)字濾波器，用于內(nèi)外兩個脈沖之間的相位檢測；數(shù)據(jù)處理模塊的輸入端分別連接所述接口模塊的輸出端、所述本地模塊的輸出端和可控本地標準壓控頻率單元模塊的倍頻輸出端，數(shù)據(jù)處理模塊的輸出端連接所述接口模塊的輸入端；所述CPU依據(jù)內(nèi)外兩個脈沖之間的相位檢測信息，控制本地模塊的重置位、濾波器的參數(shù)、輸出信號的占空比，最終達到閉環(huán)反饋環(huán)路的穩(wěn)定狀態(tài)，使本地輸出信號保持對外參考源的精密跟蹤。
進一步地，所述數(shù)據(jù)處理模塊內(nèi)設(shè)有一鑒相器單元，用于識別出兩個輸入脈沖的相位關(guān)系，其輸入端分別連接接口模塊的外參考秒脈沖輸出端和本地模塊的本地參考秒脈沖輸出端，其加頻指示、減頻指示輸出端分別經(jīng)與門連接接口模塊的加頻控制、減頻控制輸入端；一超前濾波器單元和一滯后濾波器單元，用于溢出指示；超前濾波器單元的輸入端分別連接鑒相器單元的加頻指示輸出端、可控本地標準壓控頻率單元模塊的倍頻輸出端、接口模塊的濾波器參數(shù)輸出端；滯后濾波器單元的輸入端分別連接鑒相器單元的減頻指示輸出端、可控本地標準壓控頻率單元模塊的倍頻輸出端、接口模塊的濾波器參數(shù)輸出端，超前濾波器單元和滯后濾波器單元的溢出指示輸出端經(jīng)或門連接接口模塊的溢出控制輸入端。
所述標準信號源模塊為2M頻率信號源模塊。
所述可控本地標準壓控頻率單元為16.384MHZ的壓控頻率單元。
所述本地模塊輸出端的其他所需頻率為秒脈沖、2.048MHZ、200HZ、8KMHZ。
所述可控本地標準壓控頻率單元模塊的倍頻輸出端為16.384MHZ壓控頻率單元模塊的4倍頻輸出端。
利用本實用新型提供的數(shù)字鑒相濾波器，由于采用低成本的GPS接收模塊所提供的1pps的秒脈沖信號(或等效1pps信號)作為外參考比較信號源，利用數(shù)?；旌偷逆i相環(huán)路所控制的本地的壓控石英晶體振蕩器的輸出等效1pps信號作為本地比較信號源，在FPGA內(nèi)部進行數(shù)字鑒相及濾波，靈活調(diào)整輸出信號的特性及精度，以滿足各種需要場合。本實用新型的數(shù)字鑒相器比較本地秒脈沖信號與外參考秒脈沖信號的相位差，再通過數(shù)字濾波，及外部配套軟件的算法分析，可解決GPS模塊的1pps輸出擾動問題，以保證本地輸出信號精度。由此可產(chǎn)生出與輸入信號源精度相當?shù)亩喾N信號輸出，最終達到閉環(huán)反饋環(huán)路的穩(wěn)定狀態(tài)，使本地輸出信號能精密地保持對外參考源的跟蹤。


圖1為數(shù)字鑒相濾波器的結(jié)構(gòu)示意框圖；圖2為數(shù)字鑒相濾波器內(nèi)部的頂層電原理圖；圖3為“DP_CTRL”模塊中的電原理圖。
具體實施方式
以下結(jié)合附圖說明對本實用新型的實施例作進一步詳細描述，但本實施例并不用于限制本實用新型，凡是采用本實用新型的相似結(jié)構(gòu)及其相似變化，均應(yīng)列入本實用新型的保護范圍。
如圖1所示，為數(shù)字鑒相濾波器的結(jié)構(gòu)示意框圖，本實用新型提出了一種針對這種低成本的GPS接收模塊所提供的1pps的秒脈沖信號(或等效1pps信號)，作為外參考比較信號源，利用數(shù)?；旌偷逆i相環(huán)路所控制的本地的壓控石英晶體振蕩器的輸出等效1pps信號作為本地比較信號源，通過用數(shù)字鑒相濾波器進行數(shù)字鑒相及濾波，可靈活調(diào)整輸出信號的特性及精度，以滿足各種需要場合。本實用新型中，使用了兩個本地高頻信號源，1)，由16.384MHZ的壓控晶體振蕩器組成的可控本地標準高頻時鐘源，通過分頻，可產(chǎn)生2.048MHZ的輸出時鐘及本地1pps信號。2)，由16.384MHZ的4倍頻即65.536MHZ信號，作為數(shù)字鑒相及濾波工作時鐘。數(shù)字鑒相器比較本地秒脈沖信號與外參考秒脈沖信號的相位差，再通過數(shù)字濾波，及外部配套軟件的算法分析，可解決GPS模塊的1pps輸出擾動問題，以保證本地輸出信號精度。由此可產(chǎn)生出與輸入信號源精度相當?shù)亩喾N信號輸出。
本實用新型實施例所提供的一種數(shù)字鑒相濾波器在FPGA(可編程邏輯器件)中實現(xiàn)，分別與數(shù)字鑒相濾波器連接的GPS模塊、2M頻率信號源模塊、CPU和16.384MHZ壓控頻率單元；由于數(shù)字鑒相及數(shù)字濾波還有一些輔助單元均是在一塊FPGA(可編程邏輯器件)中實現(xiàn)，所以在這里就FPGA內(nèi)部的設(shè)計實現(xiàn)做詳細的說明。
如圖2所示，F(xiàn)PGA內(nèi)部的頂層電原理如下頂層包括3個模塊(模塊1～模塊3)，每個模塊的左邊引腳均為輸入，右邊均為輸出。但是標注“雙向數(shù)據(jù)總線”的引腳為輸入輸出雙向腳。
1)接口模塊1“IO INTERFACE”，負責與外部CPU進行數(shù)據(jù)交換，接收配置指令，上報本地秒信號與外參考秒信號的相位相對關(guān)系等；接口模塊1的輸入端分別連接GPS模塊和2M頻率信號源模塊，經(jīng)數(shù)據(jù)總線連接CPU；根據(jù)配置，選出一個外參考源，并將其轉(zhuǎn)為秒脈沖輸出EXT 1PPS，作為鑒相的外參考依據(jù)。例如，CPU通過地址線ADDRES[31..24]，/CS，ALE，/WR配合，將地址為x“00”所對應(yīng)的數(shù)據(jù)線DB[7..0]上的內(nèi)容寫入本模塊，若數(shù)據(jù)內(nèi)容為x“00”，則表明選“GPS 1PPS”為外參考源，接口模塊可直接將其輸出到模塊輸出端口“SEL_1PPS”，供外部模塊使用；若數(shù)據(jù)內(nèi)容為x“01”，則表明選“2MHZ[4..1]”中的第一路(2MHZ[1])為外參考源，由于此時是2.048MHZ的頻率輸入，故模塊對其做分頻，產(chǎn)生1pps的秒脈沖，并將其輸出到模塊輸出端口“SEL_1PPS”，供外部模塊使用；其他類推，這樣“外參考”秒脈沖就產(chǎn)生了。
同理，CPU也將輸出信號的占空比參數(shù)，濾波器的參數(shù)寫入模塊，分別輸出到接口模塊“PW[7..0]”和“FILT_D[7..0]”端口上，供外部模塊使用。
另外，來自外模塊的“UP”、“DOWN”、“OVER_DIR”相位比較輸出信號也通過同樣的方式，由本接口模塊提供給CPU訪問讀取。
這樣，CPU就可不間斷的通過數(shù)據(jù)線掌握外參考源與本地源之間的相位相對關(guān)系，從而對壓控晶體振蕩器組成的可控本地標準高頻時種源進行調(diào)整，這樣持續(xù)反復的進行，通過CPU的特定算法，就最終達到閉環(huán)反饋環(huán)路的穩(wěn)定狀態(tài)，本地輸出信號也就精密的保持對外參考源的跟蹤。
2)本地模塊(LOCAL_CQ)2，用于完成對本地晶體振蕩器輸入頻率的分頻，按16.384MHZ轉(zhuǎn)到1hz的分頻系數(shù)進行分頻，并抽出其他所需頻率，同時還要按CPU配置的脈沖寬度數(shù)據(jù)調(diào)整輸出秒脈沖的占空比；本地模塊2的輸入端分別連接接口模塊1的外參考秒脈沖輸出端、濾波器參數(shù)輸出端、重置位輸出端和16.384MHZ頻率信號源模塊，本地模塊2分別設(shè)有其他所需頻率如秒脈沖、2.048MHZ、200HZ、8KMHZ等信號的輸出端；另外，當接收到CPU的重行同步置位指令后，要將分頻器狀態(tài)與外參考秒信號的相位重新對齊一次。所產(chǎn)生的秒脈沖L1PPS是鑒相的本地參考依據(jù)。
這里的核心就是一個可異步置位的同步時鐘定模計數(shù)器，模值為16.384×106，每當計數(shù)值歸零時，既為本地秒脈沖的起始邊沿，而高電平的寬度，即由“PW_D[7..0]”端口數(shù)值決定，當計數(shù)器值小于等于PW_D[7..0]的值時，輸出維持高電平，反之為低，若要擴充調(diào)整范圍，可通過增加脈沖配置數(shù)據(jù)“PW_D[7..0]”的位數(shù)來實現(xiàn)，由此，“本地”秒脈沖就產(chǎn)生了。另外，當RESYN端收到重置位信號時，就產(chǎn)生一個窄脈沖，并且保證使之與外參考的秒脈沖上升沿同步，由這個窄脈沖對計數(shù)器進行異步清零，這樣，重置位之后，本地計數(shù)器的狀態(tài)就與外參考源保持一致，這樣處理的目的，是為了加快對外參考源的跟蹤鎖定進程，而且還可以使后繼模塊的數(shù)字鑒相及濾波電路得以簡化，因為重置位之后，本地秒脈沖的相位已與外參考源的秒脈沖相位近乎一致，在短時間段內(nèi)，兩者之間的相差漂移不會太大，所以濾波電路的觀察范圍就可以縮小。
3)數(shù)據(jù)處理模塊(DP_CTRL)3，用于內(nèi)外兩個脈沖之間的相位檢測，還包括可調(diào)整數(shù)字濾波器。數(shù)據(jù)處理模塊3的輸入端分別連接接口模塊1的輸出端、本地模塊2的輸出端和16.384MHZ頻率信號源模塊的4倍頻輸出端，數(shù)據(jù)處理模塊3的輸出端連接接口模塊1的輸入端；本數(shù)據(jù)處理模塊的相位檢測，就是檢測兩個脈沖之間的相位相對關(guān)系，這兩個輸入脈沖就是先前描述過的外部模塊已處理過的“外參考”秒脈沖，“本地”秒脈沖，鑒相結(jié)果可反映出“外參考”秒脈沖與“本地”秒脈沖之間的相對位置和變化趨勢，鑒相結(jié)果是每秒種更新一次。
可調(diào)整數(shù)字濾波器的引入，一方面是可以對偶發(fā)的電路干擾做屏蔽，最主要的作用在于，當“外參考”秒脈沖是GPS接收模塊所產(chǎn)生時，其固有的秒脈沖“擾動”相對較大，以高精度的時鐘系統(tǒng)來衡量，其相位的跳變是不符合要求的，同時還會對鑒相器的鑒相結(jié)果造成干擾，尤其是當本地的時鐘源事實上已與外參考源保持高度一致時，這一現(xiàn)象會更明顯，為此，濾波器在這里的作用就是盡量將這種相位“跳變”過濾掉，或者說，就是將“突發(fā)”的“大相位差”上報給CPU，CPU會根據(jù)一定的算法，判斷出當前的實際狀態(tài)，從而避免不必要的調(diào)整或者“過調(diào)整”而導致的輸出信號性能指標下降。但是，一個實際使用上的問題需要考慮，因為個體電路元器件之間的潛在差異，尤其是可能的GPS接收模塊的電性能的差異(例如生產(chǎn)制造商的不同，生產(chǎn)的批次不同等等)，都有可能讓使用固定參數(shù)的的濾波器失去效能，為此，這里的濾波器參數(shù)是可設(shè)的，并且實時的由CPU來控制，由此，通過“過濾”的相位差寬度就可以改變，大大提高了電路效能的可靠性和實用性。
另外，由于“速度”和“精度”向來是一對矛盾，濾波范圍變小，系統(tǒng)跟蹤精度變高，但系統(tǒng)進入穩(wěn)定態(tài)就需時更長，反之，濾波范圍變大，系統(tǒng)跟蹤精度變低，但系統(tǒng)進入穩(wěn)定態(tài)就更快，為此，針對不同的應(yīng)用場合，適當調(diào)整濾波器的參數(shù)設(shè)置，可改變系統(tǒng)的整體響應(yīng)速度，提高工作效率。
如圖3所示，為“DP_CTRL”模塊中的電原理圖，所述數(shù)據(jù)處理模塊內(nèi)設(shè)有鑒相器單元4和濾波器單元5、6；參見圖3所示，數(shù)據(jù)處理模塊3“DP_CTRL”中的電原理圖如下a)鑒相器單元(V_DPD)4是一個用VHDL硬件描述語言構(gòu)建的數(shù)字鑒相器，鑒相器單元4的輸入端分別連接接口模塊1的外參考秒脈沖輸出端和本地模塊2的本地參考秒脈沖輸出端，用于識別出兩個輸入脈沖的相位關(guān)系，利用脈沖的邊沿來鑒別，和輸入的脈沖寬度無關(guān)，有很高的分辨率，當輸入的本地秒信號頻率高于或相位超前外參考秒信號時，輸出“DOWNDIR”就變‘1’，反之“UPDIR”就變‘1’。均為‘0’時，表示兩個輸入脈沖完全一致，即同頻同相?！癉OWNDIR”為‘1’，指示要將本地壓控晶振的頻率降下來，而“UPDIR”為‘1’時，表示要將本地壓控晶振的頻率上調(diào)加快。鑒相器單元4的加頻指示、減頻指示輸出端分別經(jīng)與門連接接口模塊1的加頻控制、減頻控制輸入端。
b)超前濾波器單元(V_OVER_CTRL)5、滯后濾波器單元(V_OVER_CTRL)6，為用VHDL硬件描述語言構(gòu)建的數(shù)字濾波器，用于溢出指示；當兩個輸入脈沖相差超出FID[7..0]所設(shè)定的值時，“OVER_ACT”輸出‘1’電平，這里使用了兩個這樣的模塊，就是為了區(qū)分兩種相對狀態(tài)a。本地秒信號超前外參考秒信號溢出，b。本地秒信號滯后外參考秒信號溢出，并合二為一成“OVER_DIR”輸出，供CPU檢測，F(xiàn)ID[7..0]是由CPU所設(shè)，可動態(tài)調(diào)整，它反映的是“clk×4”輸入時鐘(既65.536MHZ)的周期數(shù)，改變其值，可改變輸出時鐘的特性參數(shù)。
超前濾波器單元5的輸入端分別連接鑒相器單元4的加頻指示輸出端、16.384MHZ頻率信號源模塊的4倍頻輸出端、接口模塊1的濾波器參數(shù)輸出端，滯后濾波器單元6的輸入端分別連接鑒相器單元4的減頻指示輸出端、16.384MHZ頻率信號源模塊的4倍頻輸出端、接口模塊1的濾波器參數(shù)輸出端，超前濾波器單元5和滯后濾波器單元6的溢出指示輸出端經(jīng)或門連接接口模塊1的溢出控制輸入端。
權(quán)利要求1.一種數(shù)字鑒相濾波器，其特征在于，所述FPGA包括一接口模塊，用于與包括CPU在內(nèi)的FPGA的外部模塊進行信息交換，即將內(nèi)外兩個脈沖之間的相位檢測信息輸出給CPU，將CPU的占空比參數(shù)、濾波器參數(shù)、重置位等輸入信號傳輸給FPGA內(nèi)相應(yīng)模塊；其輸入端分別連接所述GPS模塊和所述標準信號源模塊，經(jīng)數(shù)據(jù)總線連接所述CPU；一本地模塊，用于完成對本地晶體振蕩器輸入頻率的分頻，及本地秒脈沖的重置位，并輸出其他所需頻率；其輸入端分別連接所述接口模塊的外參考秒脈沖輸出端、濾波器參數(shù)輸出端、重置位輸出端和可控本地標準壓控頻率單元模塊，所述本地模塊分別設(shè)有其他所需頻率的輸出端；一數(shù)據(jù)處理模塊，包括調(diào)整由CPU設(shè)置濾波器參數(shù)的可調(diào)整數(shù)字濾波器，用于內(nèi)外兩個脈沖之間的相位檢測；其輸入端分別連接所述接口模塊的輸出端、所述本地模塊的輸出端和可控本地標準壓控頻率單元模塊的倍頻輸出端，其輸出端連接所述接口模塊的輸入端；所述CPU依據(jù)內(nèi)外兩個脈沖之間的相位檢測信息，控制本地模塊的重置位、濾波器的參數(shù)、輸出信號的占空比。
2.根據(jù)權(quán)利要求1所述的數(shù)字鑒相濾波器，其特征在于，所述數(shù)據(jù)處理模塊內(nèi)設(shè)有一鑒相器單元，用于識別出兩個輸入脈沖的相位關(guān)系，其輸入端分別連接接口模塊的外參考秒脈沖輸出端和本地模塊的本地參考秒脈沖輸出端，其加頻指示、減頻指示輸出端分別經(jīng)與門連接接口模塊的加頻控制、減頻控制輸入端；一超前濾波器單元和一滯后濾波器單元，用于溢出指示；超前濾波器單元的輸入端分別連接鑒相器單元的加頻指示輸出端、可控本地標準壓控頻率單元模塊的倍頻輸出端、接口模塊的濾波器參數(shù)輸出端；滯后濾波器單元的輸入端分別連接鑒相器單元的減頻指示輸出端、可控本地標準壓控頻率單元模塊的倍頻輸出端、接口模塊的濾波器參數(shù)輸出端，超前濾波器單元和滯后濾波器單元的溢出指示輸出端經(jīng)或門連接接口模塊的溢出控制輸入端。
3.根據(jù)權(quán)利要求1所述的數(shù)字鑒相濾波器，其特征在于，所述標準信號源模塊為2M頻率信號源模塊。
4.根據(jù)權(quán)利要求1所述的數(shù)字鑒相濾波器，其特征在于，所述可控本地標準壓控頻率單元為16.384MHZ的壓控頻率單元。
5.根據(jù)權(quán)利要求1所述的數(shù)字鑒相濾波器，其特征在于，所述本地模塊輸出端的其他所需頻率為秒脈沖、2.048MHZ、200HZ、8KMHZ。
6.根據(jù)權(quán)利要求1所述的數(shù)字鑒相濾波器，其特征在于，所述可控本地標準壓控頻率單元模塊的倍頻輸出端為16.384MHZ壓控頻率單元模塊的4倍頻輸出端。
專利摘要一種數(shù)字鑒相濾波器，其特征在于，包括用于與包括CPU在內(nèi)的FPGA的外部模塊進行信息交換的接口模塊，用于完成對本地晶體振蕩器輸入頻率的分頻及本地秒脈沖的重置位，并輸出其他所需頻率的本地模塊，用于內(nèi)外兩個脈沖之間的相位檢測的數(shù)據(jù)處理模塊，CPU依據(jù)內(nèi)外兩個脈沖之間的相位檢測信息，控制本地模塊重置位、濾波器參數(shù)、輸出信號占空比，最終達到閉環(huán)反饋環(huán)路的穩(wěn)定狀態(tài)，使本地輸出信號保持對外參考源的精密跟蹤。本實用新型能克服信號源的短時間不確定性和石英晶體振蕩器長期的漂移性的，能輸出高精度、高穩(wěn)定的高頻秒脈沖信號。
文檔編號H03H17/02GK2917093SQ200620042089
公開日2007年6月27日 申請日期2006年5月25日 優(yōu)先權(quán)日2006年5月25日
發(fā)明者林海 申請人:上海欣泰通信技術(shù)有限公司