技術(shù)總結(jié)
本發(fā)明涉及的所述邏輯處理電路由第一與門、或非門、第二與門、及第三與門組成，所述第一與門的輸入端設(shè)有兩個(gè)，分別為正轉(zhuǎn)信號輸入端及反轉(zhuǎn)信號輸入端，所述第一與門的輸出端連接所述或非門的一個(gè)輸入端，所述第二與門設(shè)有兩個(gè)輸入端，一個(gè)輸入端連接所述或非門輸出端，另一個(gè)輸入端連接所述正轉(zhuǎn)信號輸入端，所述第三與門也設(shè)有兩個(gè)輸入端，一個(gè)輸入端連接所述或非門輸出端，另一個(gè)輸入端連接所述反轉(zhuǎn)信號輸入端，所述第二與門的輸出端與所述第三與門的輸出端分別與所述電機(jī)驅(qū)動電路的輸入端連接；所述電流檢測電路的另一端與所述邏輯處理電路的輸入端連接為控制信號，當(dāng)控制信號或者正反轉(zhuǎn)信號亂套時(shí)，所述邏輯處理電路輸出信號為零，使得所述電機(jī)驅(qū)動電路輸入為零，從而起到了保護(hù)電機(jī)的作用。

技術(shù)研發(fā)人員：趙啟純
受保護(hù)的技術(shù)使用者：趙啟純
文檔號碼：201611186936
技術(shù)研發(fā)日：2016.12.21
技術(shù)公布日：2017.05.10