本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種基于COT控制含均流功能兩相Buck電路的電源管理芯片。

背景技術(shù)：

電源管理類芯片是對系統(tǒng)中各個模組進行用電管理的芯片，一些電源管理芯片會被用于開關(guān)電源電路。開關(guān)電源電路從廣義上定義為，凡用半導(dǎo)體功率器件作為開關(guān)，將電源形態(tài)轉(zhuǎn)變成為另一形態(tài)，轉(zhuǎn)變時用自動控制閉環(huán)穩(wěn)定輸出并有保護環(huán)節(jié)的電路。開關(guān)電源電路一般包含控制芯片和外圍電路。開關(guān)電源電路常見的拓撲結(jié)構(gòu)有：降壓斬波(Buck)、升壓斬波(Boost)、反激式、正激式、半橋和全橋。其中Buck電路的控制方式包含有：遲滯控制、恒定導(dǎo)通時間(COT)控制、電壓型PWM控制和電流型PWM控制等。

當負載需要更大電流時，變換器會更多采用多相結(jié)構(gòu)，將多個支路并聯(lián)來給輸出端提供能量。大多時候，多相結(jié)構(gòu)是采用相位交替的工作方式，每個支路的開關(guān)頻率保持一致，但相位是錯開的，輸出紋波的頻率則變成開關(guān)頻率乘以支路數(shù)。此時多相結(jié)構(gòu)可以簡化成開關(guān)頻率增加的單相結(jié)構(gòu)。因而相序交替的多相結(jié)構(gòu)能極大提高環(huán)路帶寬，進而提高瞬態(tài)響應(yīng)速度，滿足大電流負載的要求。由于每個支路都需要功率管和電感，所以整個變換器的開關(guān)部件數(shù)量會增加。單從效率的角度考慮，多相結(jié)構(gòu)并沒有進一步提升，甚至會帶來更多的開關(guān)損耗。但是單相結(jié)構(gòu)所能提供的最大電流往往有限，工作的可靠性也不高；而多相結(jié)構(gòu)將負載電流平均分配到各個支路，能極大增加輸出負載電流能力，同時每個支路承受的電流也不會太高，工作可靠性得以保證。但是多相結(jié)構(gòu)需要額外的電流均衡電路，來使每個支路的電流相等。

傳統(tǒng)數(shù)字控制的兩相Buck電路結(jié)構(gòu)如圖1所示，其采用占空比匹配的方法來實現(xiàn)，由于傳統(tǒng)產(chǎn)生占空比的模擬電路對支路的不對稱因素很敏感，為了達到相應(yīng)精度，需要采用數(shù)字模塊來產(chǎn)生匹配的占空比。然而，數(shù)字控制會不可避免地引入量化誤差，從而導(dǎo)致不良的極限循環(huán)；此外，工作在很高開關(guān)頻率下的高精度直流變換器需要高分辨率且高速的數(shù)字PWM產(chǎn)生器和模數(shù)轉(zhuǎn)換器，這樣又會導(dǎo)致能量的損耗和面積的浪費。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)所存在的上述技術(shù)問題，本發(fā)明提供了一種基于COT控制含均流功能兩相Buck電路的電源管理芯片，能夠工作在較高的開關(guān)頻率下，克服各種不對稱因素，將負載電流平均分配到各個支路，避免各相電流不均等導(dǎo)致單相損耗過大甚至影響工作時序，且相對傳統(tǒng)的數(shù)字控制方法能量損耗較低，占據(jù)面積較小。

一種基于COT控制含均流功能兩相Buck電路的電源管理芯片，包括：

兩條開關(guān)支路，所述開關(guān)支路包含功率開關(guān)管Mp和Mn；其中，功率開關(guān)管Mp的源端接電路的輸入電壓V_IN，功率開關(guān)管Mp的漏端與功率開關(guān)管Mn的漏端以及電路中對應(yīng)一相電感的一端相連，功率開關(guān)管Mn的源端接地，電路中兩相電感的另一端相互并聯(lián)；

基準電路模塊，其在輸入電壓V_IN為高電平時為片內(nèi)提供參考電壓V_BG；

紋波補償模塊，其采樣電路的輸出電壓V_O以及兩相電感與對應(yīng)開關(guān)支路的連接點電壓，從而產(chǎn)生基準電壓FB和兩路補償電壓RAMP₁和RAMP₂；

電壓環(huán)模塊，其根據(jù)基準電壓FB和參考電壓V_BG進行比較，產(chǎn)生穩(wěn)定電壓V_CON；

電流采樣模塊，其通過電流鏡像逐周期采樣兩條開關(guān)支路中流經(jīng)功率開關(guān)管Mp的電流峰值，對應(yīng)產(chǎn)生正相關(guān)于電流峰值的電流采樣電壓VCS₁和VCS₂；

電流均衡模塊，其根據(jù)電流采樣電壓VCS₁和VCS₂進行比較，產(chǎn)生一對差分的電流均衡電壓VCB₁和VCB₂；

兩個比較器模塊，所述比較器模塊具有兩對正反相輸入端，其輸出端產(chǎn)生比較信號；其中一比較器模塊的一對正反相輸入端分別接穩(wěn)定電壓V_CON和補償電壓RAMP₁，另一對正反相輸入端分別接電流均衡電壓VCB₁和VCB₂；另一比較器模塊的一對正反相輸入端分別接穩(wěn)定電壓V_CON和補償電壓RAMP₂，另一對正反相輸入端分別接電流均衡電壓VCB₂和VCB₁；

兩個恒定導(dǎo)通時間產(chǎn)生模塊，所述恒定導(dǎo)通時間產(chǎn)生模塊根據(jù)對應(yīng)比較器模塊的比較信號生成導(dǎo)通時間信號；

兩個控制邏輯與軟啟動模塊，所述控制邏輯與軟啟動模塊根據(jù)對應(yīng)恒定導(dǎo)通時間產(chǎn)生模塊的導(dǎo)通時間信號通過控制邏輯生成驅(qū)動信號；

兩個驅(qū)動模塊，所述驅(qū)動模塊使對應(yīng)控制邏輯與軟啟動模塊的驅(qū)動信號功率放大后用以驅(qū)動對應(yīng)開關(guān)支路中功率開關(guān)管Mp和Mn進行開關(guān)控制。

所述的基準電壓FB正比于輸出電壓V_O的直流分量，補償電壓RAMP₁的交流分量正比于其中一相電感電流的交流分量，補償電壓RAMP₂的交流分量正比于另一相電感電流的交流分量，補償電壓RAMP₁和RAMP₂的直流分量均等于基準電壓FB。

所述恒定導(dǎo)通時間產(chǎn)生模塊當比較信號為低電平時，生成導(dǎo)通時間信號才為高電平且該高電平的脈寬恒定，其他時間生成導(dǎo)通時間信號均為低電平。

所述控制邏輯與軟啟動模塊當導(dǎo)通時間信號為高電平時，生成驅(qū)動信號為低電平，當導(dǎo)通時間信號為低電平時，生成驅(qū)動信號為高電平。

所述驅(qū)動模塊當驅(qū)動信號為低電平時，使其對應(yīng)驅(qū)動的開關(guān)支路中功率開關(guān)管Mp開通，功率開關(guān)管Mn關(guān)斷；當驅(qū)動信號為高電平時，使其對應(yīng)驅(qū)動的開關(guān)支路中功率開關(guān)管Mn開通，功率開關(guān)管Mp關(guān)斷。

所述的電流均衡模塊包括單輸出的跨導(dǎo)放大器GM₁、雙輸出差分型的跨導(dǎo)放大器GM₂、電容C、或門、八個電流源I₁～I₈、五個開關(guān)S₁～S₅、四個PMOS管PM₁～PM₄、電阻R₁₁～R₁₂和R₂₁～R₂₂、三個NMOS管NM₁～NM₃、兩個RS觸發(fā)器R₁～R₂、兩個反相器INV₁～INV₂、兩個延時器Delay₁～Delay₂、雙輸入的三位計數(shù)器CA₁和單輸入的計數(shù)器CA₂；其中：跨導(dǎo)放大器GM₁的正相輸入端和反相輸入端分別接電流采樣電壓VCS₁和VCS₂，跨導(dǎo)放大器GM₁的輸出端與電容C的上極板、開關(guān)S₅的一端以及跨導(dǎo)放大器GM₂的反相輸入端相連，電容C的下極板接地，八個電流源I₁～I₈的輸入端均接電源電壓，電流源I₆的輸出端與跨導(dǎo)放大器GM₂的正相輸入端、開關(guān)S₅的另一端以及NMOS管NM₁的漏極和柵極相連，NMOS管NM₁的源極接地，電流源I₁～I₄的輸出端分別與開關(guān)S₁～S₄的一端相連，開關(guān)S₁～S₄的另一端與跨導(dǎo)放大器GM₂的正相輸出端、電阻R₁₁的一端以及PMOS管PM₁的柵極相連，電阻R₁₁的另一端接地，電流源I₅的輸出端與跨導(dǎo)放大器GM₂的反相輸出端、電阻R₁₂的一端以及PMOS管PM₂的柵極相連，電阻R₁₂的另一端接地，電流源I₇的輸出端與PMOS管PM₁的源極以及PMOS管PM₂的源極相連，電流源I₈的輸出端與PMOS管PM₃的源極以及PMOS管PM₄的源極相連，PMOS管PM₃的柵極和PMOS管PM₄的柵極分別接電流采樣電壓VCS₁和VCS₂，PMOS管PM₁的漏極與PMOS管PM₃的漏極、電阻R₂₁的一端以及NMOS管NM₂的漏極相連并產(chǎn)生電流均衡電壓VCB₁，PMOS管PM₂的漏極與PMOS管PM₄的漏極、電阻R₂₂的一端以及NMOS管NM₃的漏極相連并產(chǎn)生電流均衡電壓VCB₂，電阻R₂₁的另一端與電阻R₂₂的另一端、NMOS管NM₂的柵極以及NMOS管NM₃的柵極相連，NMOS管NM₂的源極和NMOS管NM₃的源極接地；反相器INV₁和INV₂的輸入端分別接兩個控制邏輯與軟啟動模塊生成的兩路驅(qū)動信號，反相器INV₁的輸出端與延時器Delay₁的輸入端以及RS觸發(fā)器R₁的R端，反相器INV₂的輸出端與延時器Delay₂的輸入端以及RS觸發(fā)器R₂的R端，延時器Delay₁的輸出端與RS觸發(fā)器R₁的S端相連，延時器Delay₂的輸出端與RS觸發(fā)器R₂的S端相連，RS觸發(fā)器R₁的輸出端與三位計數(shù)器CA₁的第一輸入端以及或門的第一輸入端相連，RS觸發(fā)器R₂的輸出端與三位計數(shù)器CA₁的第二輸入端以及或門的第二輸入端相連，三位計數(shù)器CA₁的三個輸出端分別為開關(guān)S₁～S₃提供開關(guān)控制信號，或門的輸出端與計數(shù)器CA₂的輸入端相連，計數(shù)器CA₂的輸出端為開關(guān)S₄提供開關(guān)控制信號。

所述電流源I₁～I₅的輸出電流大小分別為1uA、2uA、4uA、0.5uA和4uA。

所述三位計數(shù)器CA₁和計數(shù)器CA₂的輸入端均為上升沿觸發(fā)，其中三位計數(shù)器CA₁的第一輸入端每接收一個上升沿加1，第二輸入端每接收一個上升沿減1，三位計數(shù)器CA₁的計數(shù)值上下限分別為8和0；計數(shù)器CA₂的計數(shù)值累加到8后持續(xù)輸出高電平，否則輸出低電平。

所述的比較器模塊包括一偏置電流源、十二個PMOS管P₁～P₁₂和七個NMOS管N₁～N₇；其中：PMOS管P₁～P₈的源極均接電源電壓，PMOS管P₁的柵極與PMOS管P₂的柵極、PMOS管P₁的漏極、PMOS管P₃的柵極以及偏置電流源的輸入端相連，偏置電流源的輸出端接地，PMOS管P₂的漏極與PMOS管P₉的源極以及PMOS管P₁₀的源極相連，PMOS管P₃的漏極與PMOS管P₁₁的源極以及PMOS管P₁₂的源極相連，PMOS管P₄的柵極與PMOS管P₅的柵極、PMOS管P₄的漏極以及NMOS管N₃的漏極相連，PMOS管P₅的漏極與PMOS管P₆的柵極以及NMOS管N₄的漏極相連，PMOS管P₆的漏極與PMOS管P₇的柵極、NMOS管N₆的柵極以及NMOS管N₅的漏極相連，PMOS管P₇的漏極與PMOS管P₈的柵極、NMOS管N₇的柵極以及NMOS管N₆的漏極相連，PMOS管P₈的漏極與NMOS管N₇的漏極相連并產(chǎn)生比較信號，PMOS管P₁₀的柵極和PMOS管P₉的柵極分別對應(yīng)為比較器模塊的一對正反相輸入端，PMOS管P₁₂的柵極和PMOS管P₁₁的柵極分別對應(yīng)比較器模塊的另一對正反相輸入端，PMOS管P₉的漏極與NMOS管N₁的柵極、NMOS管N₄的柵極、PMOS管P₁₁的漏極以及NMOS管N₁的漏極相連，PMOS管P₁₀的漏極與NMOS管N₂的柵極、NMOS管N₃的柵極、NMOS管N₅的柵極、PMOS管P₁₂的漏極以及NMOS管N₂的漏極相連，NMOS管N₁～N₇的源極均接地。

所述PMOS管P₁₀的寬長比與PMOS管P₁₂的寬長比之比以及PMOS管P₉的寬長比與PMOS管P₁₁的寬長比之比均為1:N，N為大于1的實數(shù)。

本發(fā)明電源管理芯片的有益技術(shù)效果如下：

(1)本發(fā)明中的電流均衡電路，能夠工作在較高的開關(guān)頻率下，克服各種不對稱因素如失調(diào)電壓、電感、電容、電阻等的不對稱，能夠?qū)崿F(xiàn)兩相電路的相序交替，經(jīng)測試可靠性非常高，可以保證系統(tǒng)的穩(wěn)定性，提高系統(tǒng)壽命。

(2)本發(fā)明中的電源管理芯片具備軟啟動功能，提高了系統(tǒng)工作穩(wěn)定性，降低了系統(tǒng)開關(guān)損耗。

附圖說明

圖1為傳統(tǒng)采用數(shù)字控制的兩相Buck電路結(jié)構(gòu)示意圖。

圖2為本發(fā)明兩相Buck電路電源管理芯片及其外圍電路的結(jié)構(gòu)示意圖。

圖3為本發(fā)明電流均衡模塊的電路結(jié)構(gòu)示意圖。

圖4為本發(fā)明比較器模塊的電路結(jié)構(gòu)示意圖。

圖5為采用本發(fā)明電流均衡電路的數(shù)字通道在DCM下的工作波形示意圖。

具體實施方式

為了更為具體地描述本發(fā)明，下面結(jié)合附圖及具體實施方式對本發(fā)明的技術(shù)方案進行詳細說明。

如圖2所示，本發(fā)明電源管理芯片用于大電流Buck電路場合，其設(shè)有電源輸入腳(V_in)、輸出電壓腳(V_O)、接地腳(GND)、和兩個開關(guān)SW腳(SW₁和SW₂)。芯片內(nèi)部有基準電路模塊、比較器模塊、電壓環(huán)模塊、時鐘產(chǎn)生模塊、控制邏輯與軟啟動模塊、恒定導(dǎo)通時間產(chǎn)生模塊、紋波補償模塊、電流采樣模塊、電流均衡模塊。驅(qū)動模塊和四個片內(nèi)開關(guān)管Mp₁、Mp₂和Mn₁、Mn₂。

電源輸入腳(V_in)，接入芯片內(nèi)各個模塊，產(chǎn)生芯片內(nèi)各個模塊正常工作的電源電位。接地腳(GND)，接入芯片內(nèi)各個模塊，產(chǎn)生芯片內(nèi)各個模塊正常工作的參考地電位。開關(guān)SW腳(SW₁和SW₂)，分別接在功率開關(guān)管Mp₁、Mn₁之間和Mp₂、Mn₂之間，采樣功率開關(guān)管間電平，同時將開關(guān)管間電平輸入紋波補償模塊。輸出電壓腳(V_O)，也接入芯片內(nèi)紋波補償模塊。紋波補償模塊產(chǎn)生補償紋波(RAMP₁和RAMP₂)分別輸入兩個支路比較器的一個負端，同時還產(chǎn)生電壓反饋信號(FB)輸入到電壓環(huán)負端。輸入到電壓環(huán)正端的為基準電路模塊產(chǎn)生的基準電平(V_BG)，電壓環(huán)產(chǎn)生穩(wěn)定電壓(V_CON)輸入到兩支路比較器模塊的一個正端，分別與兩個補償紋波(RAMP₁和RAMP₂)比較。電流均衡模塊接收兩個支路電流采樣模塊采樣得到的電流值(VCS₁和VCS₂)，產(chǎn)生電流均衡電壓(VCB₁和VCB₂)，分別疊加到兩個支路比較器的一對輸入正負端。比較器模塊輸出接入恒定導(dǎo)通時間產(chǎn)生模塊，同時輸入恒定導(dǎo)通時間產(chǎn)生模塊的還有時鐘產(chǎn)生電路產(chǎn)生的時鐘信號(CLK)，恒定導(dǎo)通時間產(chǎn)生模塊產(chǎn)生固定的導(dǎo)通時間信號，輸入到控制邏輯與軟啟動模塊。同時分別輸入到兩個控制邏輯與軟啟動模塊還有開關(guān)信號(SW₁和SW₂)，控制邏輯與軟啟動模塊產(chǎn)生輸出信號(D₁和D₂)，分別輸入到兩支路的驅(qū)動模塊，產(chǎn)生驅(qū)動信號驅(qū)動各個支路中的兩個片內(nèi)開關(guān)管Mp₁、Mn₁和Mp₂、Mn₂。

作為該芯片的典型應(yīng)用，如圖2所示，外接電源電壓經(jīng)由電源輸入腳(V_in)，接入芯片內(nèi)各個模塊，產(chǎn)生芯片內(nèi)各個模塊正常工作的電源電位。外接地電位經(jīng)由接地腳(GND)，接入芯片內(nèi)各個模塊，產(chǎn)生芯片內(nèi)各個模塊正常工作的參考地電位。

兩個開關(guān)SW腳(SW1和SW2)，分別接在功率開關(guān)管Mp1、Mn1之間和Mp2、Mn2之間，采樣功率開關(guān)管間電平，同時將開關(guān)管間電平輸入紋波補償模塊和控制邏輯與軟啟動模塊。

輸出電壓腳(V_O)也接入芯片內(nèi)紋波補償模塊，紋波補償模塊包含有紋波補償電路，產(chǎn)生兩個補償紋波(RAMP₁和RAMP₂)分別接入兩個比較器模塊的一個負端，同時也產(chǎn)生電壓反饋信號(FB)輸入到電壓環(huán)模塊的負端；其中FB正比于輸出電壓V_O的直流分量，RAMP₁的交流分量正比于電感L1電流的交流分量，RAMP₂的交流紋波正比于電感L2電流的交流分量，RAMP₁和RAMP₂的直流分量均等于基準電壓FB。

基準電路模塊根據(jù)輸入電壓V_in為高電平時產(chǎn)生基準電平(V_BG)輸入到電壓環(huán)模塊的正端，電壓環(huán)模塊輸產(chǎn)生穩(wěn)定電壓(V_CON)輸入到兩個比較器模塊的一個正端，分別與補償紋波(RAMP₁和RAMP₂)比較。

電流采樣模塊通過電流鏡像逐周期采樣流經(jīng)功率開關(guān)管Mp₁、Mp₂的電流峰值，產(chǎn)生正相關(guān)于電流峰值的電流采樣電壓VCS₁、VCS₂。

電流均衡模塊接收兩個支路電流采樣模塊采樣得到的電流采樣電壓(VCS₁和VCS₂)，產(chǎn)生電流均衡電壓(VCB₁和VCB₂)，分別疊加到兩個支路比較器的一對輸入正負端。如圖3所示，本實施方式中電流均衡模塊電路包括兩個二輸入比較器GM₁和GM₂，輸入對管GM_S和GM_F，開關(guān)S₁～S₅，電阻R₁₁、R₁₂、R₂₁和R₂₂，電容C，八個電流源，其中五個分別為1uA、2uA、4uA、0.5uA和4uA，以及三個NMOS；其中，VCS₁和VCS₂作為兩相支路的電流采樣值均輸出到GM₁和GM_F的輸入端，GM₁的輸出端與電容C和GM₂的反相輸入端相連，GM₂的正向輸入端連接電流源同時經(jīng)NMOS接地，NMOS的柵漏端短接，開關(guān)S₅連接GM₂的兩個輸入端，開關(guān)S₁～S₄分別連接1uA、2uA、4uA及0.5uA的電流源，這四條支路并聯(lián)，并聯(lián)端點連接GM₂的正輸出端和GM_S的輸入端同時經(jīng)電阻R₁₁接地，GM_S的另一輸入端連接GM₂的負輸出端和4uA的電流源同時經(jīng)電阻R₁₂接地，GM_S的兩個PMOS的漏端分別經(jīng)一個NMOS接地，這兩個NMOS的柵端相連，電阻R₂₁、R₂₂分別將GM_S兩個PMOS的漏端與NMOS柵端相連，GM_S中的兩個PMOS漏端與GM_F中兩個PMOS的漏端分別相連，連接點分別引出電流信號VCB₁、VCB₂。

比較器模塊(采用四輸入比較器，differential difference amplifier)，其兩對正反向輸入端，一對為電流均衡電壓VCB₁、VCB₂，一對為補償紋波RAMP₁(或RAMP₂)和穩(wěn)定電壓V_CON，從而產(chǎn)生比較信號ON₁、ON₂；如圖4所示，本實施方式中比較器模塊使用了兩組輸入對管GM₁和GM₂，一組(GM₁)給補償紋波信號RAMP₁(或RAMP₂)和穩(wěn)定電壓V_CON使用，另一組(GM₂)給電流均衡電壓信號VCB₁和VCB₂使用，結(jié)構(gòu)采用普通的兩級放大器，其中GM₁/GM₂＝N/1(N>1)，相當于對管GM₂的輸入信號折算到GM₁的輸入端后，只有原來的N分之一。

比較器模塊輸出接入恒定導(dǎo)通時間產(chǎn)生模塊，同時輸入恒定導(dǎo)通時間產(chǎn)生模塊的還有時鐘產(chǎn)生電路產(chǎn)生的時鐘信號(CLK)，恒定導(dǎo)通時間產(chǎn)生模塊產(chǎn)生固定的導(dǎo)通時間信號，輸入到控制邏輯與軟啟動模塊。同時分別輸入到兩個控制邏輯與軟啟動模塊還有開關(guān)信號(SW₁和SW₂)，

控制邏輯與軟啟動模塊產(chǎn)生輸出信號(D₁和D₂)，輸入到驅(qū)動模塊，產(chǎn)生驅(qū)動信號驅(qū)動每個支路中的兩個片內(nèi)開關(guān)管Mp1、Mn1和Mp2、Mn2，實現(xiàn)電能的轉(zhuǎn)換與傳輸。比較信號ON₁或ON₂為低電平時，對應(yīng)那一相的恒定導(dǎo)通時間產(chǎn)生模塊生成的導(dǎo)通時間信號才為高電平觸發(fā)且該高電平的脈寬恒定，其他時間均為低電平。

本實施方式的電流均衡模塊包含有快通道和慢通道，如圖3所示。在圖3右側(cè)的快通道中，兩支路的電流采樣值(VCS₁和VCS₂)經(jīng)輸入對管GM_F和電阻R₂₁、R₂₂轉(zhuǎn)化成差值紋波，直接疊加到比較器的輸入端。圖3左側(cè)的慢通道又分為模擬通道和數(shù)字通道。其中，模擬通道是將電流采樣值(VCS₁和VCS₂)經(jīng)比較器GM₁得到電流差值信息，再經(jīng)電容C低通濾波，然后經(jīng)過比較器GM₂和電阻R₁₁、R₁₂的比例變換，最后經(jīng)輸入對管GM_S跟快通道并聯(lián)起來，在電阻R₂₁、R₂₂上產(chǎn)生差值紋波；數(shù)字通道則是調(diào)節(jié)電流陣列的電流，在電阻R₂₁、R₂₂上產(chǎn)生差值紋波。快通道和慢通道產(chǎn)生的紋波在電阻R₂₁、R₂₂上疊加，得到最終的差值紋波VCB₁和VCB₂，輸出到比較器的輸入端。開關(guān)S₄是為了將比較器的不對稱失調(diào)電壓設(shè)定在一個檔位的中間值。在比較器不對稱失調(diào)電壓為零時，兩個支路會同時開通，而在下個周期則只開通其中一路。另外，開關(guān)S₅會在均流電路開啟時開通一段時間，給GM₁～C低通濾波器的輸出提供初值。

對于電流均衡模塊中的慢通道，其中數(shù)字通道相當于粗調(diào)，模擬通道相當于細調(diào)。如若兩相系統(tǒng)已經(jīng)實現(xiàn)相序交替，那么數(shù)字通道是不會起作用的，而模擬通道則會逐漸減少失調(diào)電壓的影響。因為兩相系統(tǒng)處于連續(xù)導(dǎo)通狀態(tài)時，一般也實現(xiàn)了相序錯開。在此以斷續(xù)工作狀態(tài)為例進行介紹，基本工作時序如圖5所示：

(1)當輸出下降，第一相開通，計數(shù)器接收到一個上升脈沖，輸出Q[2:0]加1，流過R₁₁的電流增加，VCB₁減少而VCB₂增加，相當于在第一相的比較器上疊加負失調(diào)電壓，在第二相上疊加正失調(diào)電壓，從而使得第一相更難開通而第二相更容易開通；

(2)若輸出電壓再次下降，第二相會開通，計數(shù)器接收到一個下降脈沖，輸出Q[2:0]減1，流過R₁₁的電流減少，VCB₁增加而VCB₂減少，相當于在第一相的比較器上疊加正失調(diào)電壓，在第二相上疊加負失調(diào)電壓，從而使得第一相更容易開通而第二相更難開通；

(3)當輸出電壓再次下降時，輪到第一相開通，再是第二相，依次循環(huán)，從而實現(xiàn)了相序錯開。最終，數(shù)字通道的Q[2:0]在一個檔位內(nèi)跳變，即Q0不斷從0跳到1，再從1跳到0。

其中圖5中的失調(diào)電壓波形是開關(guān)S₄的作用——將比較器的不對稱失調(diào)電壓設(shè)定在一個檔位的中間值，避免比較器不對稱失調(diào)電壓為零時，兩個支路會同時開通，而在下個周期則只開通其中一路。所以本發(fā)明提出相應(yīng)的半值修改電路，見圖3的左下角，如若連續(xù)檢測到兩個支路同時八個周期，那么計數(shù)器的進位標志會跳1，開關(guān)S₄開通，將兩個比較器的不對稱失調(diào)電壓設(shè)置為一個檔位的中間值。接下來，數(shù)字通道的失調(diào)電壓調(diào)整就能實現(xiàn)正常的正負跳變。如若兩個比較器的初始不對稱失調(diào)電壓已經(jīng)在中間值，能夠?qū)崿F(xiàn)兩個支路相序錯開，那么開關(guān)S₄仍然保持關(guān)斷。

上述對實施例的描述是為便于本技術(shù)領(lǐng)域的普通技術(shù)人員能理解和應(yīng)用本發(fā)明。熟悉本領(lǐng)域技術(shù)的人員顯然可以容易地對上述實施例做出各種修改，并把在此說明的一般原理應(yīng)用到其他實施例中而不必經(jīng)過創(chuàng)造性的勞動。因此，本發(fā)明不限于上述實施例，本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明的揭示，對于本發(fā)明做出的改進和修改都應(yīng)該在本發(fā)明的保護范圍之內(nèi)。