一種溝槽型半超結(jié)功率器件及其制作方法
【專利摘要】本發(fā)明公開了一種溝槽型半超結(jié)功率器件及其制作方法，其中制作方法包括：在襯底上形成雙外延層，并進(jìn)行刻蝕形成溝槽；在雙外延層上方以及溝槽內(nèi)形成P型硅；去除雙外延層上方的全部P型硅以及溝槽內(nèi)的部分P型硅；在雙外延層以及溝槽內(nèi)保留的P型硅上方形成氧化層，并在溝槽內(nèi)填充多晶硅；去除雙外延層上方的氧化層和多晶硅，對(duì)多晶硅進(jìn)行N型離子注入，形成源區(qū)。采用雙層外延片，一次溝槽刻蝕在溝槽下部形成P柱區(qū)域，利用氧化層作為隔離，在溝槽上部填充多晶硅形成溝道，工藝簡(jiǎn)單，降低了器件制造成本。雙外延層以及保留的P型硅上方形成的氧化層將P型區(qū)域和N型區(qū)域分隔開，可以防止N區(qū)和P區(qū)之間相互擴(kuò)散，提高了器件性能。
【專利說(shuō)明】
一種溝槽型半超結(jié)功率器件及其制作方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種溝槽型半超結(jié)功率器件及其制作方法。
【背景技術(shù)】
[0002]溝槽型垂直雙擴(kuò)散場(chǎng)效應(yīng)晶體管(Vertical Double Diffused Metal OxideSemi conductor，簡(jiǎn)稱VDMOS)晶體管兼有雙極晶體管和普通金屬氧化物半導(dǎo)體(MetalOxide Semiconductor，簡(jiǎn)稱M0S)器件的優(yōu)點(diǎn)，無(wú)論是開關(guān)應(yīng)用還是線形應(yīng)用，VDMOS都是理想的功率器件。由于VDMOS的漏源兩極分別在器件的兩側(cè)，使電流在器件內(nèi)部垂直流通，增加了電流密度，改善了額定電流，單位面積的導(dǎo)通電阻也較小，是一種用途非常廣泛的功率器件。
[0003]傳統(tǒng)功率金氧半場(chǎng)效晶體管(MetalOxide Semiconductor Field EffectTransistor，簡(jiǎn)稱M0SFET)通常采用VDMOS結(jié)構(gòu)，為了承受高耐壓，需降低漂移區(qū)摻雜濃度或者增加漂移區(qū)厚度，但是會(huì)直接導(dǎo)致導(dǎo)通電阻急劇增大。一般傳統(tǒng)功率MOSFET的導(dǎo)通電阻與擊穿電壓呈2.5次方關(guān)系，這個(gè)關(guān)系被稱為“硅極限”。超結(jié)VDMOS基于電荷補(bǔ)償原理，使器件的導(dǎo)通電阻與擊穿電壓呈1.32次方關(guān)系，能夠很好地解決導(dǎo)通電阻和擊穿電壓之間的矛盾。和傳統(tǒng)功率VDMOS結(jié)構(gòu)相比，超結(jié)VDMOS采用交替的P-N結(jié)構(gòu)替代傳統(tǒng)功率器件中低摻雜漂移層作為電壓維持層。超結(jié)VDMOS的本質(zhì)是利用在漂移區(qū)中插入的P區(qū)(對(duì)N溝器件而言)所產(chǎn)生的電場(chǎng)對(duì)N區(qū)進(jìn)行電荷補(bǔ)償，達(dá)到提高擊穿電壓并降低導(dǎo)通電阻的目的。傳統(tǒng)功率器件和超結(jié)功率器件的漂移區(qū)結(jié)構(gòu)示意圖如圖1和圖2所示，圖1中01表不襯底，02表不低慘雜漂移層的N型區(qū)域，圖2中01表不襯底，03表不N型區(qū)域，04表不P型區(qū)域，03和04構(gòu)成P-N結(jié)構(gòu)。
[0004]參見圖2，現(xiàn)有技術(shù)中P型區(qū)域和N型區(qū)域之間直接接觸，兩者之間容易相互擴(kuò)散，從而導(dǎo)致器件性能不良。

【發(fā)明內(nèi)容】

[0005]為了解決P型區(qū)域和N型區(qū)域之間相互擴(kuò)散導(dǎo)致器件性能不良的技術(shù)問(wèn)題，本發(fā)明提供了一種溝槽型半超結(jié)功率器件的制作方法，包括:
[0006]在襯底上形成雙外延層，并對(duì)所述雙外延層進(jìn)行刻蝕形成溝槽；
[0007]在所述雙外延層上方以及所述溝槽內(nèi)形成P型硅；
[0008]去除所述雙外延層上方的全部P型硅以及所述溝槽內(nèi)的部分P型硅；
[0009]在所述雙外延層以及保留的P型硅上方形成氧化層，并在所述溝槽內(nèi)填充多晶娃;
[0010]去除所述雙外延層上方的氧化層和多晶硅，對(duì)所述多晶硅進(jìn)行N型離子注入，形成源區(qū)。
[0011]可選的，所述雙外延層包括N型外延和P型外延，且所述N型外延直接形成在所述襯底上，所述P型外延形成在所述N型外延上。
[0012]可選的，所述溝槽內(nèi)保留的P型硅的高度小于所述N型外延的高度。
[0013]可選的，所述襯底為單晶硅，且所述襯底為N型襯底。
[0014]可選的，所述溝槽的底部到達(dá)所述襯底的上表面。
[0015]可選的，采用熱氧化工藝形成所述氧化層，所述氧化層為氧化硅。
[0016]可選的，采用干法刻蝕去除所述P型硅。
[0017]可選的，采用干法刻蝕或者化學(xué)機(jī)械拋光去除所述雙外延層上方的氧化層和多晶娃。
[0018]可選的，形成源區(qū)后，所述方法還包括:
[0019]形成介質(zhì)層，并對(duì)所述介質(zhì)層進(jìn)行刻蝕形成接觸孔；
[0020]在所述介質(zhì)層上方繼續(xù)沉積一層金屬層。
[0021]另一方面，
[0022]本發(fā)明還提供了一種采用上述制作方法得到的溝槽型半超結(jié)功率器件。
[0023]本發(fā)明提供的溝槽型半超結(jié)功率器件的制作方法，采用雙層外延片，進(jìn)行一次溝槽刻蝕，在溝槽下部形成P柱區(qū)域，利用氧化層作為隔離，在溝槽上部填充多晶硅形成溝道，工藝簡(jiǎn)單，降低了器件制造成本。使用P型外延作為P體區(qū)域，無(wú)需進(jìn)行熱退火，減少了熱退火工藝過(guò)程對(duì)P柱/N柱電荷濃度的影響，保證了 N柱和P柱的電荷平衡，提高了器件性能。雙外延層以及保留的P型硅上方形成的氧化層將P型區(qū)域和N型區(qū)域分隔開，可以防止N區(qū)和P區(qū)之間相互擴(kuò)散，提高器件性能。
【附圖說(shuō)明】
[0024]圖1為現(xiàn)有技術(shù)中傳統(tǒng)器件偏移區(qū)的結(jié)構(gòu)示意圖；
[0025]圖2為現(xiàn)有技術(shù)中超結(jié)功率器件偏移區(qū)的結(jié)構(gòu)示意圖；
[0026]圖3為本發(fā)明實(shí)施例提供的一種溝槽型半超結(jié)功率器件的制作方法的步驟流程圖；
[0027]圖4為本發(fā)明實(shí)施例一中步驟SI形成溝槽的示意圖；
[0028]圖5為本發(fā)明實(shí)施例一中步驟S2填充P型硅的示意圖；
[0029]圖6為本發(fā)明實(shí)施例一中步驟S3去除P型硅后的示意圖；
[0030]圖7為本發(fā)明實(shí)施例一中步驟S4形成氧化層的示意圖；
[0031]圖8為本發(fā)明實(shí)施例一中步驟S5填充多晶硅的示意圖；
[0032]圖9為本發(fā)明實(shí)施例一中步驟S6去除多晶硅后的示意圖；
[0033]圖10為本發(fā)明實(shí)施例一中步驟S7形成源區(qū)的示意圖；
[0034]圖11為本發(fā)明實(shí)施例一中步驟S8制作介質(zhì)材料的示意圖；
[0035]圖12為本發(fā)明實(shí)施例一中步驟S9形成接觸孔并制備金屬層的示意圖；
[0036]圖13為本發(fā)明實(shí)施例一制作溝槽型半超結(jié)功率器件的流程示意圖；
[0037]圖14為本發(fā)明實(shí)施例一中有源區(qū)104與劃片道區(qū)域101、截止環(huán)區(qū)域102以及分壓區(qū)域103的位置示意圖。
【具體實(shí)施方式】
[0038]下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。
[0039]超結(jié)功率器件(也就是超結(jié)VDM0S)利用復(fù)合緩沖層里面交替的N柱和P柱進(jìn)行電荷補(bǔ)償，使P區(qū)和N區(qū)相互耗盡，形成理想的平頂電場(chǎng)分布和均勻的電勢(shì)分布，從而達(dá)到提高擊穿電壓并降低導(dǎo)通電阻的目的。要達(dá)到理想的效果，其前提條件就是電荷平衡，因此如何制造電荷平衡的P區(qū)和N區(qū)是超結(jié)VDMOS制作的關(guān)鍵。半超結(jié)VDMOS結(jié)構(gòu)是在超結(jié)VDMOS結(jié)構(gòu)的基礎(chǔ)上加入一個(gè)N型區(qū)，稱為電壓支持層或底端輔助層(Bottom Assist Layer，簡(jiǎn)稱BAL)。半超結(jié)VDMOS的擊穿電壓和導(dǎo)通電阻分別是超結(jié)VDMOS與電壓支持層BAL擊穿電壓和導(dǎo)通電阻之和。在器件總厚度相同的情況下，保持半超結(jié)VDMOS和超結(jié)VDMOS的深寬比不變，同時(shí)減小外延層的厚度和原胞尺寸，以保持相同的深寬比；超結(jié)VDMOS的擊穿電壓與導(dǎo)通電阻均下降，而半超結(jié)VDMOS的BAL厚度增加，使擊穿電壓保持不變；又因?yàn)锽AL作為低壓VDMOS的漂移層，其導(dǎo)通電阻RonA很小，因此，在相同的深寬比下，半超結(jié)VDMOS的導(dǎo)通電阻RonA比超結(jié)VDMOS的小。這也意味著在相同導(dǎo)通電阻的情況下，與超結(jié)VDMOS相比，半超結(jié)VDMOS的深寬比更小，因此可減少制造工序，降低工藝難度和成本。
[0040]本發(fā)明提供了一種溝槽型半超結(jié)功率器件的制作方法，步驟流程如圖3所示，包括以下步驟:
[0041]步驟S10、在襯底上形成雙外延層，并對(duì)雙外延層進(jìn)行刻蝕形成溝槽。
[0042]步驟S20、在雙外延層上方以及溝槽內(nèi)形成P型硅。
[0043]步驟S30、去除雙外延層上方的全部P型硅以及溝槽內(nèi)的部分P型硅。
[0044]步驟S40、在雙外延層以及溝槽內(nèi)保留的P型硅上方形成氧化層，并在溝槽內(nèi)填充多晶娃。
[0045]步驟S50、去除雙外延層上方的氧化層和多晶硅，對(duì)多晶硅進(jìn)行N型離子注入，形成源區(qū)。
[0046]與現(xiàn)有技術(shù)不同，該制作方法的外延層為兩層，與襯底接觸的外延層作為BAL，形成半超結(jié)VDMOS結(jié)構(gòu)，對(duì)雙外延層進(jìn)行一次刻蝕形成溝槽，在溝槽中填充P型硅形成P柱，再形成氧化層將P區(qū)域和X區(qū)域分隔開，可以防止N區(qū)和P區(qū)之間相互擴(kuò)散，提高器件性能。
[0047]步驟SlO中形成的外延層為雙層結(jié)構(gòu)，包括N型外延和P型外延，且N型外延直接形成在襯底上，P型外延形成在N型外延上。首先在襯底上形成N型外延，再繼續(xù)在N型外延上形成P型外延，之后再采用干法刻蝕對(duì)兩層外延同時(shí)進(jìn)行刻蝕，形成溝槽，溝槽底部到達(dá)襯底的上表面。其中的襯底為單晶硅，硅襯底的導(dǎo)電類型為N型，即襯底為N型襯底，相應(yīng)的在襯底上形成的外延層就是N型外延。使用P型外延作為P體區(qū)域，因此無(wú)需進(jìn)行熱退火，減少可熱退火工藝對(duì)P柱/N柱電荷濃度的影響，保證了 N柱和P柱的電荷平衡，提高了半超結(jié)VDMOS器件性能。
[0048]在步驟SlO中形成的雙層外延的上方以及溝槽內(nèi)填充P型硅，之后在步驟S30中對(duì)步驟S20中填充的P型硅進(jìn)行去除，采用干法刻蝕的方法將雙外延層上方的全部硅以及溝槽內(nèi)的部分P型硅去除，僅僅保留溝槽中剩余部分的P型硅。需要說(shuō)明的是，溝槽內(nèi)保留的P型硅的高度小于N型外延的高度，即溝槽內(nèi)P型硅的上表面必須處于N型外延區(qū)域以內(nèi)。由于N型外延與溝槽內(nèi)的P型硅均是形成在襯底上的，因此兩者上表面高度的大小就直接體現(xiàn)出厚度的大小。
[0049]步驟S40中采用熱氧化工藝在雙外延層以及保留的P型硅上方形成氧化層，其中氧化層優(yōu)選為氧化硅。利用氧化層作為隔離層，防止N型區(qū)域與P型區(qū)域之間相互擴(kuò)散而影響到器件的性能。之后在溝槽內(nèi)填充多晶硅，并在步驟S50中去除雙外延層上方的氧化層和多晶娃，可以采用干法刻蝕，還可以采用化學(xué)機(jī)械拋光(Chemical mechanicalpolishing，簡(jiǎn)稱CMP)的方式。使用光刻膠作為掩膜，對(duì)多晶硅進(jìn)行離子注入，此處注入的離子為N型，對(duì)多晶硅注入離子得到的N型多晶硅形成源區(qū)。
[0050]之后制備介質(zhì)材料，在步驟S50的基礎(chǔ)上形成介質(zhì)層，同樣使用光刻膠作為掩膜，對(duì)介質(zhì)層進(jìn)行刻蝕，形成接觸孔，最后在介質(zhì)層上方沉積一層金屬層。
[0051]由于溝槽內(nèi)保留的P型硅的高度小于N型外延的高度，使得后續(xù)步驟中在溝槽內(nèi)填充多晶硅并離子注入之后，N型多晶硅能夠形成N型溝道，實(shí)現(xiàn)N型外延和P型外延之間的導(dǎo)通。進(jìn)一步地，P型外延作為P柱通過(guò)接觸孔與介質(zhì)層上方的金屬層實(shí)現(xiàn)電連接，因此N型多晶硅作為半超結(jié)功率器件的柵極，介質(zhì)層上方的金屬層作為半超結(jié)功率器件的源極。另外，在襯底的另一側(cè)表面也沉積一層金屬層，N型外延作為P柱通過(guò)N型襯底另一側(cè)表面的金屬層實(shí)現(xiàn)電連接，對(duì)金屬層進(jìn)行刻蝕形成半超結(jié)功率器件的漏極。
[0052]實(shí)施例一
[0053]本實(shí)施例中以單晶硅作為襯底的實(shí)施例進(jìn)行說(shuō)明，具體包括以下步驟:
[0054]步驟S1、在單晶硅I上方形成N型外延層2和P型外延3，對(duì)N型外延層2和P型外延3進(jìn)行干法刻蝕形成溝槽，如圖4所示。襯底材料的選擇主要取決于以下幾個(gè)方面:結(jié)構(gòu)特性、界面特性、化學(xué)穩(wěn)定性、熱學(xué)性能、導(dǎo)電性能、光學(xué)性能以及機(jī)械性能，選擇襯底以及相應(yīng)的外延層時(shí)需要考慮上述幾個(gè)方面。由于硅是熱的良導(dǎo)體，器件的導(dǎo)熱性能較好，從而達(dá)到延長(zhǎng)器件壽命的目的，因此本實(shí)施例中以單晶硅襯底為例進(jìn)行說(shuō)明，但是需要說(shuō)明的是，襯底材料除了可以是硅(Si)以外，還可以是碳化硅(SiC)、氮化鎵(GaN)或者是砷化鎵(GaAS)等。
[0055]在單晶硅I上方經(jīng)過(guò)外延生長(zhǎng)得到N型外延2，N型外延層2的厚度可以根據(jù)不用應(yīng)用進(jìn)行調(diào)節(jié)。比如不同的外延厚度直接決定的VDMOS器件的耐壓值大小，如果是高壓產(chǎn)品，則外延層厚度需加厚；如果是低壓產(chǎn)品，則不需要厚的外延層。形成N型外延之后繼續(xù)形成P型外延3，以形成P體區(qū)域。
[0056]步驟S2、在P型外延3上方形成一層P型硅4，同時(shí)在溝槽內(nèi)也填充P型硅4，如圖5所示。
[0057]步驟S3、采用干法刻蝕去除P型外延3上方的全部P型硅以及溝槽內(nèi)的部分P型硅，溝槽內(nèi)還有保留的P型硅4，如圖6所示，需要強(qiáng)調(diào)的是，P型外延3上方的P型硅必須刻蝕干凈，而且溝槽內(nèi)保留的P型硅的高度必須小于N型外延的高度。
[0058]步驟S4、進(jìn)行熱氧化形成氧化層5，如圖7所示。
[0059]步驟S5、向溝槽填充多晶硅6，如圖8所示。
[0060]步驟S6、采用干法刻蝕或CMP去除多晶硅，如圖9所示。
[0061]步驟S7、使用光刻膠7作為掩膜，進(jìn)行N型離子注入，形成源區(qū)，如圖10所示。
[0062]步驟S8、制作介質(zhì)材料形成介質(zhì)層8，如圖11所示。
[0063]步驟S9、使用光刻膠(圖中未示出)作為掩膜，刻蝕介質(zhì)層8，形成接觸孔，然后制備金屬層9，如圖12所示。
[0064]P型外延3作為P柱通過(guò)接觸孔與介質(zhì)層8上方的金屬層實(shí)現(xiàn)電連接，因此N型多晶硅6作為半超結(jié)功率器件的柵極，介質(zhì)層上方的金屬層9作為半超結(jié)功率器件的源極。另外，在襯底的另一側(cè)表面也沉積一層金屬層(圖中未示出)，N型外延作為P柱通過(guò)N型襯底另一側(cè)表面的金屬層實(shí)現(xiàn)電連接，對(duì)金屬層進(jìn)行刻蝕形成半超結(jié)功率器件的漏極。
[0065]本實(shí)施例中制作超結(jié)功率器件的流程示意如圖13所示，利用該實(shí)施例形成的溝槽型功率器件有源區(qū)104與其它區(qū)域(包括劃片道區(qū)域101、截止環(huán)區(qū)域102以及分壓區(qū)域103)的位置示意圖如圖14所示。
[0066]基于本實(shí)施例提供的制作方法，采用雙層外延片，進(jìn)行一次溝槽刻蝕，在溝槽下部形成P柱區(qū)域，利用氧化層作為隔離，在溝槽上部填充多晶硅形成溝道，工藝簡(jiǎn)單，降低了器件制造成本。雙外延層以及保留的P型硅上方形成的氧化層將P型區(qū)域和N型區(qū)域分隔開，可以防止N區(qū)和P區(qū)之間相互擴(kuò)散，提高器件性能。使用P型外延作為P體區(qū)域，無(wú)需進(jìn)行熱退火，減少了熱退火工藝過(guò)程對(duì)P柱/N柱電荷濃度的影響，保證了 N柱和P柱的電荷平衡，也能提高器件性能。
[0067]實(shí)施例二
[0068]本實(shí)施例提供了基于實(shí)施例一中的制作方法得到的溝槽型半超結(jié)功率器件。
[0069]以上實(shí)施方式僅用于說(shuō)明本發(fā)明，而并非對(duì)本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
【主權(quán)項(xiàng)】
1.一種溝槽型半超結(jié)功率器件的制作方法，其特征在于，包括: 在襯底上形成雙外延層，并對(duì)所述雙外延層進(jìn)行刻蝕形成溝槽； 在所述雙外延層上方以及所述溝槽內(nèi)形成P型硅； 去除所述雙外延層上方的全部P型硅以及所述溝槽內(nèi)的部分P型硅； 在所述雙外延層以及所述溝槽內(nèi)保留的P型硅上方形成氧化層，并在所述溝槽內(nèi)填充多晶娃； 去除所述雙外延層上方的氧化層和多晶硅，對(duì)所述多晶硅進(jìn)行N型離子注入，形成源區(qū)。2.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述雙外延層包括N型外延和P型外延，且所述N型外延直接形成在所述襯底上，所述P型外延形成在所述N型外延上。3.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述溝槽內(nèi)保留的P型硅的高度小于所述N型外延的高度。4.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述襯底為單晶硅，且所述襯底為N型襯底。5.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述溝槽的底部到達(dá)所述襯底的上表面。6.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，采用熱氧化工藝形成所述氧化層，所述氧化層為氧化硅。7.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，采用干法刻蝕去除所述P型硅。8.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，采用干法刻蝕或者化學(xué)機(jī)械拋光去除所述雙外延層上方的氧化層和多晶硅。9.根據(jù)權(quán)利要求1-8中任一項(xiàng)所述的制作方法，其特征在于，形成源區(qū)后，所述方法還包括: 形成介質(zhì)層，并對(duì)所述介質(zhì)層進(jìn)行刻蝕形成接觸孔； 在所述介質(zhì)層上方繼續(xù)沉積一層金屬層。10.一種溝槽型半超結(jié)功率器件，其特征在于，所述溝槽型半超結(jié)功率器件為采用權(quán)利要求1-9中任一項(xiàng)所述的制作方法得到。
【文檔編號(hào)】H01L29/06GK105826375SQ201510007314
【公開日】2016年8月3日
【申請(qǐng)日】2015年1月7日
【發(fā)明人】李理, 馬萬(wàn)里, 趙圣哲
【申請(qǐng)人】北大方正集團(tuán)有限公司, 深圳方正微電子有限公司