溝槽型超結(jié)功率器件及其制作方法
【專利摘要】本發(fā)明公開了一種溝槽型超結(jié)功率器件及其制作方法，其中，制作方法包括：在襯底上形成P型外延層，對其注入N型離子形成N型源區(qū)層；在其上方形成氧化層，對其及N型源區(qū)層和P型外延層刻蝕形成貫穿該三層且底部位于襯底上表面與N型源區(qū)層下表面之間的第一溝槽；通過其底部對P型外延層注入N型離子，形成底部與襯底上表面接觸的N型柱；在第一溝槽內(nèi)壁形成氧化層，在被氧化層覆蓋的第一溝槽內(nèi)填充多晶硅。上述方法不需使用二次外延工藝，能夠降低器件制造成本，減少熱退火工藝過程對P柱/N柱電荷濃度的影響，防止P柱區(qū)域和N型柱之間相互擴散，保證N柱和P柱的電荷平衡，提高器件性能。
【專利說明】
溝槽型超結(jié)功率器件及其制作方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導體技術(shù)領(lǐng)域，特別涉及一種溝槽型超結(jié)功率器件及其制作方法。
【背景技術(shù)】
[0002]溝槽型垂直雙擴散場效應晶體管(Vertical Double Diffused Metal OxideSemi conductor，簡稱VDMOS)晶體管兼有雙極晶體管和普通金屬氧化物半導體(MetalOxide Semiconductor，簡稱M0S)器件的優(yōu)點，無論是開關(guān)應用還是線形應用，VDMOS都是理想的功率器件，VDMOS的漏源兩極分別在器件的兩側(cè)，使電流在器件內(nèi)部垂直流通，增加了電流密度，改善了額定電流，單位面積的導通電阻也較小，是一種用途非常廣泛的功率器件。
[0003]傳統(tǒng)功率金氧半場效晶體管(MetalOxide Semiconductor Field EffectTransistor，簡稱M0SFET)通常采用VDMOS結(jié)構(gòu)，為了承受高耐壓，需降低漂移區(qū)摻雜濃度或者增加漂移區(qū)厚度，但是會直接導致導通電阻急劇增大。一般傳統(tǒng)功率MOSFET的導通電阻與擊穿電壓呈2.5次方關(guān)系，這個關(guān)系被稱為“硅極限”。超結(jié)VDMOS基于電荷補償原理，使器件的導通電阻與擊穿電壓呈1.32次方關(guān)系，能夠很好地解決導通電阻和擊穿電壓之間的矛盾。和傳統(tǒng)功率VDMOS結(jié)構(gòu)相比，超結(jié)VDMOS采用交替的P-N結(jié)構(gòu)替代傳統(tǒng)功率器件中低摻雜漂移層作為電壓維持層。超結(jié)VDMOS的本質(zhì)是利用在漂移區(qū)中插入的P區(qū)(對N溝器件而言)所產(chǎn)生的電場對N區(qū)進行電荷補償，達到提高擊穿電壓并降低導通電阻的目的?，F(xiàn)有技術(shù)的傳統(tǒng)功率器件漂移區(qū)的結(jié)構(gòu)示意圖如圖1所示，現(xiàn)有技術(shù)的超結(jié)功率器件漂移區(qū)的結(jié)構(gòu)示意圖如圖2所示，圖1中01為襯底，02為低摻雜漂移層的N型區(qū)域，圖2中01為襯底，03為N型區(qū)域，04為P型區(qū)域。
[0004]超結(jié)VDMOS是利用復合緩沖層里面交替的N柱和P柱進行電荷補償，使P區(qū)和N區(qū)相互耗盡，形成理想的平頂電場分布和均勻的電勢分布，從而達到提高擊穿電壓并降低導通電阻的目的。要達到理想的效果，其前提條件就是電荷平衡，因此，超結(jié)技術(shù)從誕生開始，它的制造工藝就是圍繞如何制造電荷平衡的N柱和P柱進行的。目前使用的制造技術(shù)主要有:多次外延和注入技術(shù)、深槽刻蝕和填槽技術(shù)。
[0005]在現(xiàn)有技術(shù)中，P型區(qū)域和N型區(qū)域之間直接接觸，兩者之間容易相互擴散，且熱退火工藝過程對P柱/N柱電荷濃度的很大影響，從而導致器件性能不良。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明提供了一種溝槽型超結(jié)功率器件及其制作方法，能夠不需使用二次外延工藝，降低器件制造成本，減少熱退火工藝過程對P柱/N柱電荷濃度的影響，P型外延層以及氧化層將P柱區(qū)域與N型柱隔離，能夠防止P柱區(qū)域和N型柱之間相互擴散，保證N柱和P柱的電荷平衡，提高器件性能。
[0007]第一方面，本發(fā)明提供一種溝槽型超結(jié)功率器件的制作方法，包括:
[0008]在襯底上形成P型外延層，并對所述P型外延層進行N型離子注入，形成N型源區(qū)層；
[0009]在所述N型源區(qū)層上方形成氧化層，并對所述氧化層、N型源區(qū)層和P型外延層進行刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽；
[0010]通過所述第一溝槽底部對所述P型外延層進行N型離子注入，形成底部與所述襯底上表面接觸的N型柱；
[0011]在所述第一溝槽內(nèi)壁形成氧化層，并在被所述氧化層覆蓋的第一溝槽內(nèi)填充多晶娃。
[0012]可選的，所述對所述氧化層、N型源區(qū)層和P型外延層進行刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽，包括:
[0013]對所述氧化層進行第一次刻蝕，形成底部與所述N型源區(qū)層上表面接觸的第二溝槽；
[0014]在與第一次刻蝕相同的位置對所述N型源區(qū)層和P型外延層進行第二次刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽。
[0015]可選的，所述對所述氧化層進行第一次刻蝕，形成底部與所述N型源區(qū)層上表面接觸的第二溝槽，包括:
[0016]在所述氧化層的部分表面上形成光刻膠層；
[0017]將所述光刻膠層作為掩膜，對所述氧化層進行第一次刻蝕，形成底部與所述N型源區(qū)層上表面接觸的第二溝槽。
[0018]可選的，所述在與第一次刻蝕相同的位置對所述N型源區(qū)層和P型外延層進行第二次刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽，包括:
[0019]去除所述光刻膠層；
[0020]將第一次刻蝕后未被刻蝕部分的氧化層作為掩膜，在與第一次刻蝕相同的位置對所述N型源區(qū)層和P型外延層進行第二次刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽。
[0021]可選的，采用熱氧化工藝形成所述氧化層，所述氧化層為氧化硅層。
[0022]可選的，所述氧化娃層的厚度為l-10um。
[0023]可選的，所述襯底和/或所述P型外延層的基質(zhì)為單晶硅。
[0024]可選的，所述N型離子包括:單離子或復合離子，所述單離子包括:氫離子，或氦離子，或硼離子，或砷離子，或鋁離子。
[0025]可選的，在填充多晶硅之后，所述制作方法還包括:
[0026]在未被覆蓋的氧化層以及所述多晶硅的上方形成介質(zhì)層，并對所述介質(zhì)層以及所述氧化層進行刻蝕形成接觸孔；
[0027]在未被刻蝕的介質(zhì)層以及所述接觸孔的上方形成金屬層。
[0028]第二方面，本發(fā)明提供一種溝槽型超結(jié)功率器件，所述溝槽型超結(jié)功率器件使用上述制作方法而制成。
[0029]本發(fā)明提供的溝槽型超結(jié)功率器件的制作方法，通過在襯底上形成P型外延層，對其進行N型離子注入形成N型源區(qū)，在其上方形成氧化層，對氧化層、N型源區(qū)和P型外延層進行刻蝕，形成貫穿氧化層、N型源區(qū)和P型外延層，且底部位于襯底上表面與N型源區(qū)下表面之間的第一溝槽，通過第一溝槽底部對P型外延層進行N型離子注入，形成底部與襯底上表面接觸的N型柱，在第一溝槽內(nèi)壁形成氧化層，在被氧化層覆蓋的第一溝槽內(nèi)填充多晶硅，與現(xiàn)有技術(shù)相比不需使用二次外延工藝，能夠降低器件制造成本，減少熱退火工藝過程對P柱/N柱電荷濃度的影響，P型外延層以及氧化層將P柱區(qū)域與N型柱隔離，能夠防止P柱區(qū)域和N型柱之間相互擴散，保證N柱和P柱的電荷平衡，提高器件性能。
【附圖說明】
[0030]圖1為現(xiàn)有技術(shù)的傳統(tǒng)器件偏移區(qū)的結(jié)構(gòu)示意圖；
[0031]圖2為現(xiàn)有技術(shù)的超結(jié)功率器件偏移區(qū)的結(jié)構(gòu)示意圖；
[0032]圖3為本發(fā)明第一實施例提供的一種溝槽型超結(jié)功率器件的制作方法的流程示意圖；
[0033]圖4為本發(fā)明第二實施例提供的一種溝槽型超結(jié)功率器件的制作方法的流程示意圖；
[0034]圖5為本發(fā)明第二實施例的步驟SI形成P型外延層、N型源區(qū)層的示意圖；
[0035]圖6為本發(fā)明第二實施例的步驟S2形成氧化層的示意圖；
[0036]圖7為本發(fā)明第二實施例的步驟S3形成第二溝槽的示意圖；
[0037]圖8為本發(fā)明第二實施例的步驟S4形成第一溝槽的示意圖；
[0038]圖9為本發(fā)明第二實施例的步驟S5形成N型柱的示意圖；
[0039]圖10為本發(fā)明第二實施例的步驟S6形成第一溝槽內(nèi)的氧化層的示意圖；
[0040]圖11為本發(fā)明第二實施例的步驟S7填充多晶硅的示意圖；
[0041]圖12為本發(fā)明第二實施例的步驟S8形成介質(zhì)層的示意圖；
[0042]圖13為本發(fā)明第二實施例的步驟S9形成接觸孔的示意圖；
[0043]圖14為本發(fā)明第二實施例的步驟SlO形成金屬層的示意圖；
[0044]圖15為使用本發(fā)明實施例制作方法制作的溝槽型超結(jié)功率器件的有源區(qū)004與現(xiàn)有技術(shù)提供的溝槽型超結(jié)功率器件的劃片道區(qū)域001、截止環(huán)區(qū)域002以及分壓區(qū)域003的位置示意圖；
[0045]附圖中，各標號所代表的組件列表如下:
[0046]圖1中:01、襯底；02、低摻雜漂移層的N型區(qū)域；
[0047]圖2中:01、襯底；03、N型區(qū)域；04、P型區(qū)域；
[0048]圖5至圖14中:1、襯底；2、P型外延層；3、N型源區(qū)層；4、氧化層；5、光刻膠層；6、N型柱；7、多晶娃；8、介質(zhì)層；9、金屬層；
[0049]圖15中:001、劃片道區(qū)域；002、截止環(huán)區(qū)域；003、分壓區(qū)域；004、有源區(qū)。
【具體實施方式】
[0050]下面結(jié)合附圖和實施例，對本發(fā)明的【具體實施方式】作進一步詳細描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0051]第一實施例
[0052]圖3示出了本發(fā)明第一實施例提供的溝槽型超結(jié)功率器件的制作方法，如圖3所示，本發(fā)明第一實施例提供的溝槽型超結(jié)功率器件的制作方法如下所述。
[0053]301、在襯底上形成P型外延層，并對所述P型外延層進行N型離子注入，形成N型源區(qū)層。
[0054]302、在所述N型源區(qū)層上方形成氧化層，并對所述氧化層、N型源區(qū)層和P型外延層進行刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽。
[0055]在具體應用中，上述步驟302中的對所述氧化層、N型源區(qū)層和P型外延層進行刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽，可以包括圖中未示出的步驟302a和302b:
[0056]302a、對所述氧化層進行第一次刻蝕，形成底部與所述N型源區(qū)層上表面接觸的第二溝槽。
[0057]在具體應用中，上述步驟302a，可以包括:
[0058]在所述氧化層的部分表面上形成光刻膠層；
[0059]將所述光刻膠層作為掩膜，對所述氧化層進行第一次刻蝕，形成底部與所述N型源區(qū)層上表面接觸的第二溝槽。
[0060]302b、在與第一次刻蝕相同的位置對所述N型源區(qū)層和P型外延層進行第二次刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽。
[0061]在具體應用中，上述步驟302b，可以包括:
[0062]去除所述光刻膠層；
[0063]將第一次刻蝕后未被刻蝕部分的氧化層作為掩膜，在與第一次刻蝕相同的位置對所述N型源區(qū)層和P型外延層進行第二次刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽。
[0064]303、通過所述第一溝槽底部對所述P型外延層進行N型離子注入，形成底部與所述襯底上表面接觸的N型柱。
[0065]可理解的是，本步驟是采用自對準方式通過所述第一溝槽底部向所述P型外延層注入N型離子的，而且在N型離子注入之后，還要進行高溫退火，形成N型柱。
[0066]304、在所述第一溝槽內(nèi)壁形成氧化層，并在被所述氧化層覆蓋的第一溝槽內(nèi)填充多晶娃。
[0067]舉例來說，本實施例所述襯底和/或所述P型外延層的基質(zhì)可以為單晶硅等。
[0068]在具體應用中，在本實施例的步驟302與步驟304中形成氧化層的過程中，可以采用熱氧化工藝形成氧化層，所述氧化層可以優(yōu)選為氧化硅層，且氧化硅層的厚度為1-lOum。
[0069]在具體應用中，舉例來說，在本實施例的步驟301與步驟303的N型離子注入的過程中，所述N型離子可以包括:單離子或復合離子，所述單離子可以包括:氫離子，或氦離子，或硼離子，或砷離子，或鋁離子等。
[0070]在具體應用中，在上述步驟304之后，所述制作方法還包括圖中未示出的步驟305和 306:
[0071]305、在未被覆蓋的氧化層以及所述多晶硅的上方形成介質(zhì)層，并對所述介質(zhì)層以及所述氧化層進行刻蝕形成接觸孔。
[0072]306、在未被刻蝕的介質(zhì)層以及所述接觸孔的上方形成金屬層。
[0073]在具體應用中，舉例來說，可以使用光刻膠作為掩膜，對介質(zhì)層以及氧化層進行刻蝕，形成接觸孔。
[0074]在具體應用中，上述步驟306所形成的金屬層可作為源電極與上述N型源區(qū)層3相連。
[0075]上述步驟304中，所填充的多晶硅主要作為器件的柵區(qū)(連接柵電極)，因而其摻雜類型可以為N型或P型，但離子摻雜濃度應與N型源區(qū)以及襯底(漏區(qū))中的離子摻雜濃度相當，以保障其導電特性。另外，襯底的摻雜類型優(yōu)選為N型，以保障VDMOS的器件特性。一般來說，柵電極可以直接從上表面與多晶硅接觸，源電極(所述金屬層)可以直接從上表面與源區(qū)接觸，可以從襯底的另一側(cè)表面沉積一層金屬層作為漏電極與襯底接觸。
[0076]本發(fā)明實施例的溝槽型超結(jié)功率器件的制作方法的實質(zhì)為:溝槽型超結(jié)功率器件的有源區(qū)的制作方法，如圖15所示，圖15示出了使用本發(fā)明實施例的制作方法制作的溝槽型超結(jié)功率器件的有源區(qū)004與現(xiàn)有技術(shù)提供的溝槽型超結(jié)功率器件的劃片道區(qū)域001、截止環(huán)區(qū)域002以及分壓區(qū)域003的位置示意圖。
[0077]本實施例的溝槽型超結(jié)功率器件的制作方法，通過在襯底上形成P型外延層，對其注入N型離子形成N型源區(qū)層，在其上方形成氧化層，對其及N型源區(qū)層和P型外延層刻蝕形成貫穿該三層且底部位于襯底上表面與N型源區(qū)層下表面之間的第一溝槽，通過其底部對P型外延層注入N型離子，形成底部與襯底上表面接觸的N型柱，在第一溝槽內(nèi)壁形成氧化層，在被氧化層覆蓋的第一溝槽內(nèi)填充多晶硅，與現(xiàn)有技術(shù)相比不需使用二次外延工藝，能夠降低器件制造成本，減少熱退火工藝過程對P柱/N柱電荷濃度的影響，P型外延層以及氧化層將P柱區(qū)域與N型柱隔離，能夠防止P柱區(qū)域和N型柱之間相互擴散，保證N柱和P柱的電荷平衡，提高器件性能。
[0078]第二實施例
[0079]圖4示出了本發(fā)明第二實施例提供的一種溝槽型超結(jié)功率器件的制作方法的流程示意圖，如圖4所示，在本實施例中以單晶硅作為襯底，本發(fā)明第二實施例提供的一種溝槽型超結(jié)功率器件的制作方法如下所述。
[0080]S1、在單晶硅襯底I上形成P型外延層2，并對P型外延層2進行N型離子注入，形成N型源區(qū)層3，如圖5所示。
[0081]應說明的是，襯底材料的選擇主要取決于以下幾個方面:結(jié)構(gòu)特性、界面特性、化學穩(wěn)定性、熱學性能、導電性能、光學性能以及機械性能，選擇襯底以及相應的外延層時需要考慮上述幾個方面。由于硅是熱的良導體，器件的導熱性能較好，從而達到延長器件壽命的目的，因此本實施例中以單晶硅襯底為例進行說明，但是需要說明的是，襯底材料除了可以是硅(Si)以外，還可以是碳化硅(SiC)、氮化鎵(GaN)或者是砷化鎵(GaAS)等。
[0082]S2、在N型源區(qū)層3上方進行熱氧化形成氧化層4，如圖6所示。
[0083]S3、在氧化層4的部分表面上形成光刻膠層5，使用光刻膠層5作為掩膜，對氧化層4進行第一次刻蝕，形成底部與N型源區(qū)層3上表面接觸的第二溝槽，如圖7所示。
[0084]S4、去除光刻膠層5，將第一次刻蝕后未被刻蝕部分的氧化層4作為掩膜，在與第一次刻蝕相同的位置對N型源區(qū)層3和P型外延層2進行第二次刻蝕，形成貫穿氧化層4、N型源區(qū)層3和P型外延層2，且底部位于襯底I上表面與N型源區(qū)層3下表面之間的第一溝槽，如圖8所示。
[0085]S5、通過所述第一溝槽底部對P型外延層2進行N型離子注入，形成底部與襯底I上表面接觸的N型柱6，如圖9所示。
[0086]可理解的是，本步驟是采用自對準方式通過第一溝槽底部向P型外延層2注入N型離子，而且在N型離子注入之后，還要進行高溫退火，形成N型柱6。
[0087]S6、在所述第一溝槽內(nèi)壁形成氧化層4，如圖10所示。
[0088]S7、在被氧化層4覆蓋的第一溝槽內(nèi)填充多晶硅7 (摻雜有高濃度的離子)，如圖11所示。
[0089]S8、在未被覆蓋的氧化層4以及多晶硅7的上方形成介質(zhì)層8，如圖12所示。
[0090]S9、使用光刻膠作為掩膜，對介質(zhì)層8以及氧化層4進行刻蝕形成接觸孔，如圖13所示。
[0091]S10、在未被刻蝕的介質(zhì)層8以及所述接觸孔的上方形成金屬層9，如圖14所示。
[0092]在具體應用中，在本實施例的步驟S2及步驟S6中形成氧化層4的過程中，可以采用熱氧化工藝形成氧化層4，所述氧化層4可以優(yōu)選為氧化硅層，且氧化硅層的厚度為1-1Oum0
[0093]在具體應用中，舉例來說，在本實施例的步驟SI與步驟S5的N型離子注入的過程中，所述N型離子可以包括:單離子或復合離子，所述單離子可以包括:氫離子，或氦離子，或硼離子，或砷離子，或鋁離子等。
[0094]另外，器件的金屬層9可作為源電極與上述N型源區(qū)層3相連、柵電極可與上述多晶硅7相連，而在襯底I的另一側(cè)表面也可以沉積一層金屬層作為器件的漏電極。
[0095]本發(fā)明實施例的溝槽型超結(jié)功率器件的制作方法的實質(zhì)為:溝槽型超結(jié)功率器件的有源區(qū)的制作方法，如圖15所示，圖15示出了使用本發(fā)明實施例的制作方法制作的溝槽型超結(jié)功率器件的有源區(qū)004與現(xiàn)有技術(shù)提供的溝槽型超結(jié)功率器件的劃片道區(qū)域001、截止環(huán)區(qū)域002以及分壓區(qū)域003的位置示意圖。
[0096]本實施例的溝槽型超結(jié)功率器件的制作方法，使用P型外延片，先通過注入形成N型源區(qū)層，然后使用氧化層作為掩膜刻蝕溝槽，采用自對準方式通過溝槽底部向外延區(qū)注入N型離子，形成N型柱，與現(xiàn)有技術(shù)相比不需使用二次外延工藝，能夠降低器件制造成本，減少熱退火工藝過程對P柱/N柱電荷濃度的影響，P型外延層以及氧化層將P柱區(qū)域與N型柱隔離，能夠防止P柱區(qū)域和N型柱之間相互擴散，保證N柱和P柱的電荷平衡，提高器件性能。
[0097]第三實施例
[0098]本實施例提供了一種溝槽型超結(jié)功率器件，所述溝槽型超結(jié)功率器件使用第一或二實施例所述的制作方法而制成。
[0099]本實施例的溝槽型超結(jié)功率器件，與現(xiàn)有技術(shù)相比不需使用二次外延工藝，能夠降低器件制造成本，減少熱退火工藝過程對P柱/N柱電荷濃度的影響，P型外延層以及氧化層將P柱區(qū)域與N型柱隔離，能夠防止P柱區(qū)域和N型柱之間相互擴散，保證N柱和P柱的電荷平衡，提高器件性能。
[0100]在本發(fā)明的描述中需要說明的是，術(shù)語“上方”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語在本發(fā)明中的具體含義。
[0101]還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。
[0102]最后應說明的是:以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應當理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應技術(shù)方案的本質(zhì)脫離本發(fā)明的權(quán)利要求保護的范圍。
【主權(quán)項】
1.一種溝槽型超結(jié)功率器件的制作方法，其特征在于，包括: 在襯底上形成P型外延層，并對所述P型外延層進行N型離子注入，形成N型源區(qū)層； 在所述N型源區(qū)層上方形成氧化層，并對所述氧化層、N型源區(qū)層和P型外延層進行刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽； 通過所述第一溝槽底部對所述P型外延層進行N型離子注入，形成底部與所述襯底上表面接觸的N型柱； 在所述第一溝槽內(nèi)壁形成氧化層，并在被所述氧化層覆蓋的第一溝槽內(nèi)填充多晶硅。2.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述對所述氧化層、N型源區(qū)層和P型外延層進行刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽，包括: 對所述氧化層進行第一次刻蝕，形成底部與所述N型源區(qū)層上表面接觸的第二溝槽； 在與第一次刻蝕相同的位置對所述N型源區(qū)層和P型外延層進行第二次刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽。3.根據(jù)權(quán)利要求2所述的制作方法，其特征在于，所述對所述氧化層進行第一次刻蝕，形成底部與所述N型源區(qū)層上表面接觸的第二溝槽，包括: 在所述氧化層的部分表面上形成光刻膠層； 將所述光刻膠層作為掩膜，對所述氧化層進行第一次刻蝕，形成底部與所述N型源區(qū)層上表面接觸的第二溝槽。4.根據(jù)權(quán)利要求3所述的制作方法，其特征在于，所述在與第一次刻蝕相同的位置對所述N型源區(qū)層和P型外延層進行第二次刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽，包括: 去除所述光刻膠層； 將第一次刻蝕后未被刻蝕部分的氧化層作為掩膜，在與第一次刻蝕相同的位置對所述N型源區(qū)層和P型外延層進行第二次刻蝕，形成貫穿所述氧化層、N型源區(qū)層和P型外延層，且底部位于所述襯底上表面與所述N型源區(qū)層下表面之間的第一溝槽。5.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，采用熱氧化工藝形成所述氧化層，所述氧化層為氧化硅層。6.根據(jù)權(quán)利要求5所述的制作方法，其特征在于，所述氧化硅層的厚度為1-lOum。7.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述襯底和/或所述P型外延層的基質(zhì)為單晶娃。8.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述N型離子包括:單離子或復合離子，所述單離子包括:氫離子，或氦離子，或硼離子，或砷離子，或鋁離子。9.根據(jù)權(quán)利要求1-8中任一項所述的制作方法，其特征在于，在填充多晶硅之后，所述制作方法還包括: 在未被覆蓋的氧化層以及所述多晶硅的上方形成介質(zhì)層，并對所述介質(zhì)層以及所述氧化層進行刻蝕形成接觸孔； 在未被刻蝕的介質(zhì)層以及所述接觸孔的上方形成金屬層。10.一種溝槽型超結(jié)功率器件，其特征在于，所述溝槽型超結(jié)功率器件使用權(quán)利要求1-9中任一項所述的制作方法而制成。
【文檔編號】H01L21/78GK105826196SQ201510008063
【公開日】2016年8月3日
【申請日】2015年1月7日
【發(fā)明人】李理, 馬萬里, 趙圣哲
【申請人】北大方正集團有限公司, 深圳方正微電子有限公司