28之下安置于襯底402中?？扇绫疚闹械膶嵗械娜魏我徽咧兴枋鲂纬沙呖v橫比接觸件416。
[0030]導電的深溝槽接觸材料434安置于電介質襯層422上的超高縱橫比接觸件416中，從而穿過接觸開口 428延伸且穿過經摻雜的接觸區(qū)域432電氣連接到襯底402。在當前實例中，深溝槽接觸材料434包含安置于電介質襯層422上的第一層多晶硅460，從而穿過超高縱橫比接觸件416的接觸開口 428延伸，且第二層多晶硅462安置于第一層多晶硅460上。使用至少I X 118Cnf3的平均摻雜密度將摻雜劑分布到第一層多晶硅460及第二層多晶硅462中。可如具有第14/555,300號專利申請案(代理案號T1-72572)的共同指派的專利申請案中所描述形成深溝槽接觸材料434，所述第14/555，300號專利申請案與此申請案同時申請且以引用方式并入本文中。
[0031]N型自對準沉降片464安置于上半導體層408中，從而鄰接深溝槽418且延伸到埋層406ο自對準沉降片464提供到埋層406的電氣連接。可如具有第14/555，209號專利申請案(代理案號T1-72532)的共同指派的專利申請案中所描述形成自對準沉降片464，所述第14/555,209號專利申請案與此申請案同時申請且以引用方式并入本文中。
[0032]雖然上文已描述本發(fā)明的各種實施例，但應理解，僅通過實例方式且并非限制方式已提出本發(fā)明的各種實施例。在不背離本發(fā)明的精神或范圍的情況下，可根據本文中的揭示內容對所揭示的實施例作出數(shù)種改變。因此，本發(fā)明的寬度及范圍不應由上文描述的實施例中的任何一者限制。事實上，應根據附隨權利要求書及其等效物界定本發(fā)明的范圍。
【主權項】
1.一種半導體裝置，其包括: 包括半導體材料的襯底； 所述襯底中的超高縱橫比接觸件，其包括: 所述襯底中至少10微米深的深溝槽，所述深溝槽在接近所述襯底的頂表面處具有1.5微米到5微米的寬度； 安置在所述深溝槽的側壁上的250納米到750納米厚的電介質襯層，所述超高縱橫比接觸件在所述深溝槽的底部處的接觸開口中不含所述電介質襯層，所述接觸開口具有200納米到I微米的寬度；以及 深溝槽接觸材料，其為導電的，安置在所述電介質襯層上且穿過所述接觸開口延伸以電氣連接到所述襯底。2.根據權利要求1所述的半導體裝置，其中所述電介質襯層包括所述側壁上的第一電介質子層及所述第一電介質子層上的第二電介質子層。3.根據權利要求2所述的半導體裝置，其中所述第一電介質子層包括200納米到300納米厚的熱氧化物，且所述第二電介質子層包括300納米到500納米厚的經沉積的二氧化硅。4.根據權利要求1所述的半導體裝置，其中所述襯底包括P型基層、所述P型基層之上的η型埋層及所述埋層之上的P型上層，所述η型埋層的頂表面在所述襯底的所述頂表面下方5微米到10微米處，所述超高縱橫比接觸件穿過所述η型埋層延伸到所述P型基層中。5.根據權利要求1所述的半導體裝置，其包括所述襯底中所述接觸開口下方的經摻雜接觸區(qū)域，所述經摻雜接觸區(qū)域具有大于I X 119Cnf3的平均摻雜密度。6.根據權力要求I所述的半導體裝置，其中所述深溝槽接觸材料包括多晶硅。7.根據權利要求1所述的半導體裝置，其中所述深溝槽在所述襯底中具有25微米到35微米的深度。8.根據權利要求1所述的半導體裝置，其中所述超高縱橫比接觸件具有大于20的縱橫比，所述縱橫比為所述深溝槽的深度與接近所述襯底的所述頂表面的所述深溝槽的所述寬度的比率。9.根據權利要求1所述的半導體裝置，其中所述超高縱橫比接觸件具有閉合回路配置。10.根據權利要求1所述的半導體裝置，其中所述襯底包括P型基層、所述基層的一部分之上的局部η型埋層及所述局部η型埋層之上的P型上層，所述局部η型埋層的頂表面在所述襯底的所述頂表面下方5微米到10微米處，所述超高縱橫比接觸件延伸到所述局部η型埋層中但不延伸到所述P型基層。11.一種形成半導體裝置的方法，其包括以下步驟: 提供包括半導體材料的襯底； 在所述襯底中形成深溝槽，所述深溝槽在所述襯底中至少10微米深且在接近所述襯底的頂表面處具有1.5微米到5微米的寬度； 在所述深溝槽的側壁及底部上形成250納米到750納米厚的電介質襯層； 移除所述深溝槽的所述底部處的所述電介質襯層以形成200納米到I微米寬的使所述襯底暴露于所述深溝槽下方的接觸開口，從而留下所述側壁上的所述電介質襯層，在所述接觸開口形成同時，所述半導體裝置不含含有光致抗蝕劑的蝕刻掩模;以及 在所述電介質襯層上形成導電的深溝槽接觸材料且穿過所述接觸開口延伸以電氣連接到所述襯底。12.根據權利要求11所述的方法，其中形成所述電介質襯層包括在所述側壁上形成第一電介質子層及隨后在所述第一電介質子層上形成第二電介質子層。13.根據權利要求12所述的方法，其中形成所述第一電介質子層包括形成200納米到300納米厚的一層熱氧化物，且形成所述第二電介質子層包括通過亞大氣化學氣相沉積SACVD過程形成300納米到500納米厚的一層二氧化硅。14.根據權利要求13所述的方法，其中所述深溝槽接觸材料包括多晶硅。15.根據權利要求11所述的方法，其中提供所述襯底包括: 提供包括P型半導體材料的基層； 將η型摻雜劑植入到所述基層中；以及 通過外延過程形成包括P型半導體材料的上層使得所述η型摻雜劑擴散以在所述基層之上形成η型埋層，使得所述η型埋層的頂表面在所述襯底的所述頂表面下方5微米到10微米處，且所述超高縱橫比接觸件穿過所述η型埋層延伸到所述P型基層中。16.根據權利要求11所述的方法，其中移除所述深溝槽的所述底部處的所述電介質襯層包括使用具有至少4個碳原子的碳氟化合物及氧氣O2且實質上無更短鏈烴反應物的反應離子蝕刻RIE過程。17.根據權利要求16所述的方法，其中具有至少4個碳原子的所述碳氟化合物為C4F8。18.根據權利要求11所述的方法，其包括在所述接觸開口形成之后在所述深溝槽的所述底部處將摻雜劑植入到所述襯底中以形成具有大于I X 119CnT3的平均摻雜密度的接觸區(qū)域，其中當植入所述摻雜劑同時，所述半導體裝置不含包括光致抗蝕劑的植入掩模。19.根據權利要求11所述的方法，其中所述深溝槽在所述襯底中具有25微米到35微米的深度。20.根據權利要求11所述的方法，其中所述超高縱橫比接觸件具有大于20的縱橫比，所述縱橫比為所述深溝槽的深度與接近所述襯底的所述頂表面的所述深溝槽的所述寬度的比率。
【專利摘要】本發(fā)明涉及一種超高縱橫比接觸件。具有超高縱橫比接觸件(116)的半導體裝置(100)在襯底(102)中具有深溝槽(118)。電介質襯層(122)形成于所述深溝槽(118)的側壁及底部上。接觸開口(128)穿過所述電介質襯層(122)在所述深溝槽(118)的所述底部處形成以使所述襯底(102)暴露，從而留下所述側壁上的所述電介質襯層(122)。導電材料(134)形成于所述深溝槽(118)中以穿過所述接觸開口(128)將所述超高縱橫比接觸件(116)提供到所述襯底(102)。
【IPC分類】H01L23/482, H01L21/48
【公開號】CN105633042
【申請?zhí)枴緾N201510799574
【發(fā)明人】阿巴斯·阿里
【申請人】德州儀器公司
【公開日】2016年6月1日
【申請日】2015年11月19日
【公告號】US9337292, US20160149012