一種半導(dǎo)體器件及其制造方法、電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子
目.0
【背景技術(shù)】
[0002]在半導(dǎo)體制造工藝中，沉積工藝經(jīng)常用來在半導(dǎo)體襯底上形成各種材料層，其中，高密度等離子體化學(xué)氣相沉積工藝用于在具有高深寬比的溝槽/孔隙中形成材料層，例如，制作淺溝槽隔離結(jié)構(gòu)時在半導(dǎo)體襯底中形成的溝槽中填充用于構(gòu)成隔離結(jié)構(gòu)的材料。
[0003]現(xiàn)有技術(shù)通過以下工藝步驟形成淺溝槽隔離結(jié)構(gòu):首先，如圖1A所示，提供半導(dǎo)體襯底100，在半導(dǎo)體襯底100中形成用于填充隔離材料的溝槽101，形成溝槽101的步驟包括:首先在半導(dǎo)體襯底上形成襯墊氧化物層102，接著在襯墊氧化物層102上形成硬掩膜層103 (其構(gòu)成材料通常為氮化硅)，襯墊氧化物層102作為緩沖層可以釋放硬掩膜層103和半導(dǎo)體襯底100之間的應(yīng)力，在對硬掩膜層103進(jìn)行退火之后，利用硬掩膜層103作為掩膜進(jìn)行隔離區(qū)光刻，蝕刻出用于填充隔離材料的溝槽101 ;接著，如圖1B所示，在硬掩膜層103上以及溝槽101的側(cè)壁和底部形成襯里層104 (其構(gòu)成材料通常為氮氧化硅或者氧化硅)；接著，如圖1C所示，沉積隔離材料105于半導(dǎo)體襯底100上，以完全填充溝槽101，并執(zhí)行化學(xué)機(jī)械研磨直至露出襯里層104 ;最后，如圖1D所示，通過蝕刻去除硬掩膜層103和襯墊氧化物層102。
[0004]在上述工藝過程中，采用高密度等離子體化學(xué)氣相沉積工藝沉積隔離材料105時，位于晶圓邊緣的隔離材料105與襯里層104之間的附著力要小于隔離材料105自身的重力，產(chǎn)生的層離碎片會造成器件的失效。
[0005]因此，需要提出一種方法，以解決上述問題。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成溝槽；在所述半導(dǎo)體襯底上以及所述溝槽的側(cè)壁和底部沉積材料層；實施化學(xué)機(jī)械研磨處理，以使位于晶圓邊緣的所述材料層的表面粗糙度增大；實施高密度等離子體化學(xué)氣相沉積于所述溝槽中填充另一材料層。
[0007]在一個示例中，實施所述化學(xué)機(jī)械研磨處理后，還包括實施擦除清洗處理的步驟，以去除殘留于所述材料層表面的顆粒雜質(zhì)。
[0008]在一個示例中，所述溝槽為用于填充隔離材料以形成淺溝槽隔離結(jié)構(gòu)的溝槽。
[0009]在一個示例中，形成所述溝槽之前，還包括在所述半導(dǎo)體襯底上依次沉積襯墊層和硬掩膜層的步驟。
[0010]在一個示例中，在所述溝槽中填充另一材料層之后，還包括:實施另一化學(xué)機(jī)械研磨，直至露出所述材料層；通過蝕刻去除所述硬掩膜層和所述襯墊層。
[0011]在一個示例中，所述材料層為由氮氧化硅或者二氧化硅構(gòu)成的襯里層；所述另一材料層為所述隔離材料層。
[0012]在一個實施例中，本發(fā)明還提供一種采用上述方法制造的半導(dǎo)體器件。
[0013]在一個實施例中，本發(fā)明還提供一種電子裝置，所述電子裝置包括所述半導(dǎo)體器件。
[0014]根據(jù)本發(fā)明，可以提升通過高密度等離子體化學(xué)氣相沉積形成的材料層與該材料層下方的材料層之間的附著力，避免發(fā)生層離現(xiàn)象。
【附圖說明】
[0015]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0016]附圖中:
[0017]圖1A-圖1D為根據(jù)現(xiàn)有技術(shù)形成淺溝槽隔離結(jié)構(gòu)而依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0018]圖2A-圖2D為根據(jù)本發(fā)明示例性實施例一的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0019]圖3為根據(jù)本發(fā)明示例性實施例一的方法依次實施的步驟的流程圖。
【具體實施方式】
[0020]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0021]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的半導(dǎo)體器件及其制造方法、電子裝置。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。
[0022]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023][示例性實施例一]
[0024]參照圖2A-圖2D，其中示出了根據(jù)本發(fā)明示例性實施例一的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。
[0025]首先，如圖2A所示，提供半導(dǎo)體襯底200，半導(dǎo)體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實施例中，半導(dǎo)體襯底200的構(gòu)成材料選用單晶硅。
[0026]接下來，在半導(dǎo)體襯底200上依次沉積襯墊層202和硬掩膜層203。所述沉積為低壓化學(xué)氣相沉積(LPCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、超高真空化學(xué)氣相沉積(UHVCVD)、快速熱化學(xué)氣相沉積(RTCVD)、物理氣相沉積(PVD)、原子層沉積(ALD)和分子束外延(MBE)中的一種。作為示例，襯墊層202的構(gòu)成材料為氧化物，例如二氧化硅，硬掩膜層203的構(gòu)成材料為氮化硅。襯墊層202作為緩沖層可以釋放硬掩膜層203和半導(dǎo)體襯底200之間的應(yīng)力。
[0027]接著，如圖2B所示，在半導(dǎo)體襯底200中形成用于填充隔離材料的溝槽201。在對硬掩膜層203進(jìn)行退火之后，利用硬掩膜層203作為掩膜進(jìn)行隔離區(qū)光刻，蝕刻出用于填充隔離材料的溝槽201。
[0028]接著，如圖2C所示，在硬掩膜層203上以及溝槽201的側(cè)壁和底部沉積襯里