一種半導體器件及其制備方法、電子裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及半導體領域，具體地，本發(fā)明涉及一種半導體器件及其制備方法、電子
目.ο
【背景技術】
[0002]隨著半導體器件尺寸不斷縮小，使用傳統(tǒng)的平版印刷技術(Lithography)已很難獲得更精細的節(jié)距圖案。
[0003]作為制作更小尺寸圖案問題的解決方案,定向自組裝(Directed self-assembly,DSA)技術已經(jīng)引起人們的關注。DSA技術是將嵌段共聚物(Block Copolymer,BCP)或是聚合物混合物沉積在襯底上，經(jīng)由特定工藝以“指揮”其形成有序的結構。DSA能夠形成小節(jié)距圖案。
[0004]在適當條件下，此類共聚物嵌段分離為微域(也稱為“域”，(domain))，且在此過程中，形成不同的化學組合物的納米級特征。嵌段共聚物形成此類特征的能力使它們可用在納米圖案形成中，以形成具有更小關鍵尺寸(Critical Dimens1n,⑶)的特征,使得能夠構建使用常規(guī)平版印刷難以實現(xiàn)的特征。
[0005]相對于現(xiàn)有的平面晶體管，所述FinFET器件在溝道控制以及降低淺溝道效應等方面具有更加優(yōu)越的性能；平面柵極結構設置于所述溝道上方，而在FinFET中所述柵極環(huán)繞所述鰭片設置，因此能從三個面來控制靜電，在靜電控制方面的性能也更突出。
[0006]所述DSA工藝由于具有較低的生產成本以及更小的低頻線寬粗糙度(line widthroughness, LffR),成為獲得更精細的節(jié)距圖案的一種優(yōu)選方法,通過DSA工藝制備得到的鰭片的關鍵尺寸以及鰭片之間的間距都進一步減小，但是在DSA工藝中鰭片圖案的線邊緣粗糙度(line edge roughness, LER)增加,帶來不利影響。
[0007]因此需要對所述方法作進一步的改進，以便消除上述問題，進一步提高器件的良率和性能。

【發(fā)明內容】

[0008]在
【發(fā)明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0009]本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種半導體器件的制備方法，包括:
[0010]步驟S1:提供半導體襯底，在所述半導體襯底上形成有通過定向自組裝方法制備的若干相互間隔的第一域和第二域；
[0011]步驟S2:在所述第一域上形成掩膜層，所述掩膜層的關鍵尺寸大于所述第一域的關鍵尺寸；
[0012]步驟S3:以所述掩膜層為掩膜蝕刻所述第二域，以形成關鍵尺寸小于所述第二域的線形間隔；
[0013]步驟S4:以所述掩膜層和所述第一域為掩膜蝕刻所述半導體襯底，以在所述半導體襯底中形成所述線形間隔；
[0014]步驟S5:選用化學下游蝕刻方法擴大所述線形間隔的關鍵尺寸，同時在所述線形間隔之間形成鰭片。
[0015]可選地，所述步驟SI包括:
[0016]步驟Sll:提供半導體襯底，在所述半導體襯底上形成硬掩膜層；
[0017]步驟S12:在所述硬掩膜層上形成定向自組裝疊層，并在所述定向自組裝疊層中形成所述第一域和所述第二域。
[0018]可選地，所述方法在所述步驟S4和所述步驟S5之間還包括去除所述定向自組裝疊層的步驟，以露出所述硬掩膜層。
[0019]可選地，所述步驟S12包括:
[0020]步驟S121:在所述基底中依次形成抗反射層/聚苯乙烯刷層、光刻膠層和第二掩膜層，以形成所述定向自組裝疊層；
[0021]步驟S122:以所述第二掩膜層為掩膜對所述光刻膠層進行曝光，以露出所述抗反射層/聚苯乙烯刷層；
[0022]步驟S123:在露出的所述抗反射層/聚苯乙烯刷層上方涂布包括嵌段共聚物的聚合物薄膜；
[0023]步驟S124:將聚合物薄膜中的嵌段共聚物進行定向自組裝，以形成所述第一域和所述第二域。
[0024]可選地，所述嵌段共聚物為聚苯乙烯-b_甲基丙稀酸甲酯，所述第一域為甲基丙稀酸甲酯，所述第二域為聚苯乙烯。
[0025]可選地，在所述步驟S3中，選用干法蝕刻所述第二域，以形成所述線形間隔。
[0026]可選地，在所述步驟S3中，選用Ar、02、CF4和CHF3中的一種或多種蝕刻所述第二域。
[0027]可選地，在所述步驟S2中，選用濺射法形成所述掩膜層。
[0028]可選地，在所述步驟S2中，所述掩膜層的厚度至少大于50埃。
[0029]可選地，在所述步驟S2中，所述掩膜層選用與甲基丙稀酸甲酯具有化學親和力的金屬掩膜層。
[0030]可選地，所述金屬掩膜層中包括鐵元素。
[0031]本發(fā)明還提供了一種基于上述的方法制備得到的半導體器件。
[0032]本發(fā)明還提供了一種電子裝置，包括上述的半導體器件。
[0033]本發(fā)明為了解決現(xiàn)有技術中存在的問題，提供了一種半導體器件的制備方法，在所述方法中首先通過DSA制備得到間隔設置的第一域和第二域，然后在所述第一域上形成關鍵尺寸較大掩膜層，并以所述掩膜層為掩膜蝕刻所述第二域，得到關鍵尺寸小于第二域線形間隔，最后通過CDE的方法將所述線形間隔擴寬，使得到的線性間隔的LER和LWR提高，還使器件仍保持較小的尺寸，進一步提高半導體器件的性能和良率。
【附圖說明】
[0034]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0035]圖1a-1d為本發(fā)明中DSA為制圖外延法中所述嵌段共聚物定向自組裝的示意圖；
[0036]圖2a_2f為本發(fā)明中DSA為表面化學圖案法中所述嵌段共聚物定向自組裝的示意圖；
[0037]圖3a_3e為本發(fā)明的實施例中所述半導體器件的制備過程示意圖；
[0038]圖4為本發(fā)明一【具體實施方式】中所述半導體器件的工藝流程圖。
【具體實施方式】
[0039]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0040]應當理解的是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0041]應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接至『或“耦合到”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應當被這些術語限制。這些術語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0042]空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。
[0043]在此使用的術語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復數(shù)形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時