方向延伸的第一線；在與所述第一方向交叉的第二方向延伸的第二線；絕緣圖案，其插設(shè)在第一線和第二線之間且位于第一線和第二線的交點中的第一交點處；以及可變電阻圖案，其插設(shè)在第一線和第二線之間且位于第一線和第二線的交點中的第二交點處；其中，當(dāng)通過第一線中的中心第一線和第二線中的中心第二線限定的中心交點對應(yīng)于坐標(biāo)(0，0)時，第一交點位于第一虛擬線至第n+1虛擬線上，第η+l虛擬線具有多邊形形狀，在其中頂點對應(yīng)于坐標(biāo)(_(k_n)，0)、(k-n, 0), (0, k-n)和(0，- (k-n))，其中k是自然數(shù)且η是在0至k-1范圍內(nèi)的整數(shù)。由此，可以提高存儲器單元1010的單元陣列的大小，并且可以改善存儲器單元1010的性能特性。結(jié)果，可以改善微處理器1000的性能特性。
[0109]運算單元1020可以根據(jù)控制單元1030對命令進(jìn)行解碼的結(jié)果來執(zhí)行四則算術(shù)運算或邏輯運算。運算單元1020可以包括至少一個算術(shù)邏輯單元(ALU)等。
[0110]控制單元1030可以接收來自存儲器單元1010、運算單元1020和微處理器1000的外部設(shè)備的信號，執(zhí)行命令的提取、解碼和微處理器1000的信號的輸入和輸出控制，以及執(zhí)行由程序表示的處理。
[0111]根據(jù)本實施方式的微處理器1000可以額外地包括高速緩沖存儲器單元1040，其可以暫時儲存要從除了存儲器單元1010之外的外部設(shè)備輸入的數(shù)據(jù)或者要輸出至外部設(shè)備的數(shù)據(jù)。在這種情況下，高速緩沖存儲器單元1040可以通過總線接口 1050與存儲器單元1010、運算單元1020和控制單元1030交換數(shù)據(jù)。
[0112]圖10示出了實施基于所公開技術(shù)的存儲電路的處理器。
[0113]參見圖10，處理器1100可以通過包括除了微處理器執(zhí)行的功能之外的各種功能來改善性能并實現(xiàn)多功能性，其中微處理器執(zhí)行用于控制和調(diào)整從各種外部設(shè)備接收數(shù)據(jù)、處理數(shù)據(jù)以及將處理結(jié)果輸出至外部設(shè)備的一系列過程的任務(wù)。處理器1100可以包括用作微處理器的核單元1110、用于暫時儲存數(shù)據(jù)的高速緩沖存儲器單元1120、和用于在內(nèi)部設(shè)備和外部設(shè)備之間傳送數(shù)據(jù)的總線接口 1130。處理器1100可以包括各種片上系統(tǒng)(SoC)，諸如多核處理器、圖形處理單元(GPU)和應(yīng)用處理器(AP)。
[0114]本實施方式的核單元1110是針對從外部設(shè)備輸入的數(shù)據(jù)執(zhí)行算術(shù)邏輯運算的部件，并且可以包括存儲器單元1111、運算單元1112和控制單元1113。
[0115]存儲器單元1111是將數(shù)據(jù)儲存在處理器1100中的部件，以作為處理器寄存器、寄存器等。存儲器單元1111可以包括數(shù)據(jù)寄存器、地址寄存器、浮點寄存器等。此外，存儲器單元1111可以包括各種寄存器。存儲器單元1111可以執(zhí)行暫時儲存用于要由運算單元1112執(zhí)行的操作的數(shù)據(jù)、執(zhí)行操作的結(jié)果數(shù)據(jù)、和儲存用于執(zhí)行操作的數(shù)據(jù)的地址的功能。運算單元1112是處理器1100中執(zhí)行操作的部件。運算單元1112可以根據(jù)控制單元1113對命令進(jìn)行解碼的結(jié)果等來執(zhí)行四則算術(shù)運算、邏輯運算。運算單元1112可以包括至少一個算術(shù)邏輯單元(ALU)等。控制單元1113可以接收來自存儲器單元1111、運算單元1112和處理器1100的外部設(shè)備的信號，執(zhí)行命令的提取、解碼和控制處理器1100的信號輸入和輸出，以及執(zhí)行由程序表示的處理。
[0116]高速緩沖存儲器單元1120是暫時儲存數(shù)據(jù)以補償以高速操作的核單元1110和以低速操作的外部設(shè)備之間的數(shù)據(jù)處理速度的差異的部件。高速緩沖存儲器單元1120可以包括:主儲存部1121、二級儲存部1122和三級儲存部1123。通常，高速緩沖存儲器單元1120包括主儲存部1121和二級儲存部1122，而在需要高儲存容量的情況下可以包括三級儲存部1123。在情況需要時，高速緩沖存儲器單元1120可以包括增加數(shù)目的儲存部。也就是說，可以根據(jù)設(shè)計來改變高速緩沖存儲器單元1120中包括的儲存部的數(shù)目。主儲存部1121、二級儲存部1122和三級儲存部1123儲存和辨別數(shù)據(jù)的速度可以相同或不同。在各個儲存部1121、1122和1123的速度不同的情況下，主儲存部1121的速度可以是最大的。高速緩沖存儲器單元1120的主儲存部1121、二級儲存部1122和三級儲存部1123中的至少一個儲存部可以包括根據(jù)實施例的上述半導(dǎo)體器件中的一個或更多個。例如，高速緩沖存儲器單元1120可以包括:在第一方向延伸的第一線；在與所述第一方向交叉的第二方向延伸的第二線；絕緣圖案，其插設(shè)在第一線和第二線之間且位于第一線和第二線的交點中的第一交點處；以及可變電阻圖案，其插設(shè)在第一線和第二線之間且位于第一線和第二線的交點中的第二交點處；其中，當(dāng)由第一線中的中心第一線和第二線中的中心第二線限定的中心交點對應(yīng)于坐標(biāo)(0，0)時，第一交點位于第一虛擬線至第η+l虛擬線上，第η+l虛擬線具有多邊形形狀，在其中頂點對應(yīng)于坐標(biāo)(_(k-n)，0)、(k-n, 0)、(0，k-n)和(0，- (k_n))，其中k是自然數(shù)且η是在0至k-1范圍內(nèi)的整數(shù)。由此，可以提高高速緩沖存儲器單元1120的單元陣列的大小，并且可以改善高速緩沖存儲器單元1120的性能特性。結(jié)果，可以改善處理器1100的性能特性。
[0117]盡管在圖10中示出了所有的主儲存部1121、二級儲存部1122和三級儲存部1123都被配置在高速緩沖存儲器單元1120內(nèi)部，但是應(yīng)當(dāng)注意，高速緩沖存儲器單元1120的所有的主儲存部1121、二級儲存部1122和三級儲存部1123都可以被配置在核單元1110外部，并且可以補償核單元1110和外部設(shè)備之間的數(shù)據(jù)處理速度的差異。同時，應(yīng)當(dāng)注意，高速緩沖存儲器單元1120中的主儲存部1121可以被設(shè)置在核單元1110的內(nèi)部，而二級儲存部1122和三級儲存部1123可以被配置在核單元1110的外部，以增強補償數(shù)據(jù)處理速度上的差異的功能。在另一個實施方式中，主儲存部1121和二級儲存部1122可以被設(shè)置在核單元1110的內(nèi)部，而三級儲存部1123可以被設(shè)置在核單元1110的外部。
[0118]總線接口 1130是連接核單元1110、高速緩沖存儲器單元1120和外部設(shè)備并且允許數(shù)據(jù)被有效地傳送的部件。
[0119]根據(jù)本實施例的處理器1100可以包括多個核單元1110，并且多個核單元1110可以共享高速緩沖存儲器單元1120。多個核單元1110和高速緩沖存儲器單元1120可以直接連接或通過總線接口 1130連接。可以采用與核單元1110的上述配置相同的方式來配置多個核單元1110。在處理器1100包括多個核單元1110的情況下，高速緩沖存儲器單元1120的主儲存部1121可以被配置在與多個核單元1110的數(shù)目相對應(yīng)的每個核單元1110中，而二級儲存部1122和三級儲存部1123可以采用通過總線接口 1130共享的方式被配置在多個核單元1110的外部。主儲存部1121的處理速度可以大于二級儲存部1122和三級儲存部1123的處理速度。在另一個實施方式中，主儲存部1121和二級儲存部1122可以被配置在與多個核單元1110的數(shù)目相對應(yīng)的每個核單元1110中，而三級儲存部1123可以采用通過總線接口 1130共享的方式被配置在多個核單元1110的外部。
[0120]根據(jù)本實施例的處理器1100還可以包括:儲存數(shù)據(jù)的嵌入式存儲器單元1140 ;通信模塊單元1150，其可以采用有線或無線的方式將數(shù)據(jù)傳送至外部設(shè)備和從外部設(shè)備接收數(shù)據(jù)；存儲器控制單元1160，其驅(qū)動外部存儲器件；以及媒體處理單元1170，其處理在處理器1100中處理的數(shù)據(jù)或從外部設(shè)備輸入的數(shù)據(jù)，并且將處理的數(shù)據(jù)輸出至外部接口器件等。此外，處理器1100可以包括多個各種模塊和器件。在這種情況下，添加的多個模塊可以通過總線接口 1130與核單元1110和高速緩沖存儲器單元1120交互數(shù)據(jù)以及彼此交換數(shù)據(jù)。
[0121]嵌入式存儲器單元1140不僅可以包括易失性存儲器，也可以包括非易失性存儲器。易失性存儲器可以包括:DRAM(動態(tài)隨機存取存儲器)、移動DRAM、SRAM(靜態(tài)隨機存取存儲器)、以及具有與上面提及的存儲器類似功能的存儲器等。非易失性存儲器可以包括:ROM(只讀存儲器)、或非(NOR)快閃存儲器、與非(NAND)快閃存儲器、相變隨機存取存儲器(PRAM)、阻變隨機存取存儲器(RRAM)、自旋轉(zhuǎn)移力矩隨機存取存儲器(STTRAM)、磁性隨機存取存儲器(MRAM)、以及具有類似功能的存儲器。
[0122]通信模塊單元1150可以包括能夠與有線網(wǎng)絡(luò)連接的模塊、能夠與無線網(wǎng)絡(luò)連接的模塊、以及能夠與有線網(wǎng)絡(luò)和無線網(wǎng)絡(luò)都連接的模塊。有線網(wǎng)絡(luò)模塊可以包括:局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)，諸如通過傳輸線發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。無線網(wǎng)絡(luò)模塊可以包括:紅外數(shù)據(jù)協(xié)會(IrDA)、碼分多址(CDMA)、時分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識別(RFID)、長期演進(jìn)(LTE)、近場通信(NFC)、無線寬帶互聯(lián)網(wǎng)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)，諸如在沒有傳輸線的情況下發(fā)送和接收數(shù)據(jù)的各種設(shè)備等。
[0123]存儲器控制單元1160管理和處理在處理器1100與根據(jù)不同通信標(biāo)準(zhǔn)操作的外部儲存器件之間傳送的數(shù)據(jù)。存儲器控制單元1160可以包括各種存儲器控制器，例如這樣的器件:可以控制IDE(集成器件電子裝置)、SATA(串行高級技術(shù)附件)、SCSI (小型計算機系統(tǒng)接口 )、RAID (獨立盤冗余陣列)、SSD (固態(tài)盤)、eSATA (外部SATA)、PCMCIA (個人計算機存儲卡國際協(xié)會)、USB(通用串行總線)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(micro SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊閃存(CF)卡等。
[0124]媒體處理單元1170可以處理在處理器1100中處理的數(shù)據(jù)，或者以圖像、聲音和其他形式從外部輸入器件輸入的數(shù)據(jù)，并且將數(shù)據(jù)輸出至外部接口器件。媒體處理單元1170可以包括:圖形處理單元(GPU)、數(shù)字信號處理器(DSP)、高清晰度音頻設(shè)備(HD音頻)、高清晰度多媒體接口(HDMI)控制器等。
[0125]圖11示出了實施基于所公開技術(shù)的存儲電路的系統(tǒng)。
[0126]參見圖11，作為用于處理數(shù)據(jù)的裝置的系統(tǒng)1200可以執(zhí)行輸入、處理、輸出、通信、儲存等，以對數(shù)據(jù)進(jìn)行一系列操縱。系統(tǒng)1200可以包括:處理器1210、主存儲器件1220、輔助存儲器件1230、接口器件1240等。本實施例的系統(tǒng)1200可以是使用處理器來操作的各種電子系統(tǒng)，諸如計算機、服務(wù)器、PDA(個人數(shù)字助理)、便攜式計算機、網(wǎng)絡(luò)平板電腦、無線電話、移動電話、智能電話、數(shù)字音樂播放器、PMP(便攜式多媒體播放器)、照相機、全球定位系統(tǒng)(GPS)、攝像機、語音記錄器、遠(yuǎn)程信息處理系統(tǒng)、音頻視頻(AV)系統(tǒng)、智能電視等。
[0127]處理器1210可以將輸入的命令解碼，并且處理針對儲存在系統(tǒng)1200中的數(shù)據(jù)的操作、比較等，以及控制這些操作。處理器1210可以包括:微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應(yīng)用處理器(AP)、數(shù)字信號處理器(DSP)等。
[0128]主存儲器件1220是如下的儲存器:可以在執(zhí)行程序時暫時儲存、調(diào)用和執(zhí)行來自輔助存儲器件1230的程序代碼或數(shù)據(jù)，以及即使在電源被切斷時也可以保存記憶的內(nèi)容。主存儲器件1220可以包括根據(jù)實施例的上述半導(dǎo)體器件中的一種或更多種。例如，主存儲器件1220可以包括:在第一方向延伸的第一線；在與所述第一方向交叉的第二方向延伸的第二線；絕緣圖案，其插設(shè)在第一線和第二線之間且位于第一線和第二線的交點中的第一交點處；以及可變電阻圖案，其插設(shè)在第一線和第二線之間且位于第一線和第二線的交點中的第二交點處；其中，當(dāng)由第一線中的中心第一線和第二線中的中心第二線限定的中心交點對應(yīng)于坐標(biāo)(0，0)時，第一交點位于第一虛擬線至第n+1虛擬線上，第n+1虛擬線具有多邊形形狀，在其中頂點對應(yīng)于坐標(biāo)(_(k-n)，0)、(k-n，0)、(0, k-n)和(0，-(k_n))，其中k是自然數(shù)且η是在0至k-Ι范圍內(nèi)的整數(shù)。由此，可以提高主存儲器件1220的單元陣列的大小，并且可以改善主存儲器件1220的性能特性。結(jié)果，可以改善系統(tǒng)1200的性能特性。
[0129]此外，主存儲器件1220還可以包括當(dāng)電源被切斷時所有內(nèi)容都被擦除的易失性存儲器類型的靜態(tài)隨機存取存儲器(SRAM)、動態(tài)隨機存取存儲器(DRAM)等。與此不同，主存儲器件1220可以不包括根據(jù)實施例的半導(dǎo)體器件，但是可以包括當(dāng)電源被切斷時所有內(nèi)容都被擦除的易失性存儲器類型的靜態(tài)隨機存取存儲器(SRAM)、動態(tài)隨機存取存儲器(DRAM)等。
[0130]輔助存儲器件1230是用于儲存程序代碼或數(shù)據(jù)的存儲器件。雖然輔助存儲器件1230的速度比主存儲器件1220慢，但是輔助存儲器件1230可以儲存更大量的數(shù)據(jù)。輔助存儲器件1230可以包括:在第一方向延伸的第一線；在與所述第一方向交叉的第二方向延伸的第二線；絕緣圖案，其插設(shè)在第一線和第二線之間且位于第一線和第二線的交點中的第一交點處；以及可變電阻圖案，其插設(shè)在第一線和第二線之間且位于第一線和第二線的交點中的第二交點處；其中，當(dāng)由第一線中的中心第一線和第二線中的中心第二線限定的中心交點對應(yīng)于坐標(biāo)(0，0)時，第一交點位于第一虛擬至第n+1虛擬線上，第n+1虛擬線具有多邊形形狀，在其中頂點對應(yīng)于坐標(biāo)(_(k-n)，0)、(k-n, 0)、(0，k