電子器件及其制造方法
【專利說明】電子器件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2014年8月11日提交的申請?zhí)枮?0-2014-0103419、題目為“電子器件及其制造方法”的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
技術(shù)領(lǐng)域
[0003]本專利文檔涉及存儲電路或器件以及它們在電子器件或系統(tǒng)中的應(yīng)用。
【背景技術(shù)】
[0004]近來，隨著電子器件或裝置朝著小型化、低功耗、高性能和多功能性等的方向發(fā)展，需要能夠在諸如計算機、便攜式通信設(shè)備等的各種電子器件或裝置中儲存信息的電子器件，并且已經(jīng)對這樣的電子器件進(jìn)行了研究和開發(fā)。這樣的電子器件的示例包括可以利用根據(jù)施加的電壓或電流在不同電阻狀態(tài)之間進(jìn)行切換的特性來儲存數(shù)據(jù)且可以通過各種配置實現(xiàn)的電子器件，例如:阻變隨機存取存儲(RRAM)器件、相變隨機存取存儲(PRAM)器件、鐵電隨機存取存儲(FRAM)器件、磁性隨機存取存儲(MRAM)器件、電熔絲等。

【發(fā)明內(nèi)容】

[0005]本專利文件中公開的技術(shù)包括存儲電路或器件、它們在電子器件或系統(tǒng)中的應(yīng)用以及電子器件的各種實現(xiàn)方式，其中，電子器件可以通過控制具有交叉點結(jié)構(gòu)的單元陣列中的潛行電流來改善其性能特性并且可以增加單元陣列的大小。
[0006]在一個實施例中，一種電子器件包括半導(dǎo)體存儲器單元，所述半導(dǎo)體存儲器單元包括:在第一方向延伸的第一線；在與所述第一方向交叉的第二方向延伸的第二線；絕緣圖案，其插設(shè)在所述第一線和所述第二線之間且位于所述第一線和所述第二線的交點中的第一交點處；以及可變電阻圖案，其插設(shè)在所述第一線和所述第二線之間且位于所述第一線和所述第二線的交點中的第二交點處；其中，當(dāng)由所述第一線中的中心第一線和所述第二線中的中心第二線限定的中心交點對應(yīng)于坐標(biāo)(0，0)時，所述第一交點位于第一虛擬線至第n+1虛擬線上，所述第n+1虛擬線具有多邊形形狀，在其中頂點對應(yīng)于坐標(biāo)(-(k-n)，0)、(k-n, 0)、(0，k_n)和(0，- (k_n))，其中k是自然數(shù)且η是在0至k_l范圍內(nèi)的整數(shù)。
[0007]上述器件的實施例可以包括以下內(nèi)容中的一個或更多個。
[0008]所述可變電阻圖案的橫截面形狀和平面形狀分別與所述絕緣圖案的橫截面形狀和平面形狀基本相同。所述絕緣圖案還包括與所述可變電阻圖案相比較造成可變電阻特性喪失的雜質(zhì)。所述絕緣圖案包括滿足化學(xué)計量比的金屬氧化物，并且所述可變電阻圖案與所述絕緣圖案相比較缺少氧。所述半導(dǎo)體存儲器單元還包括:絕緣層，其填充在所述絕緣圖案和所述可變電阻圖案之間的空間中，并且所述絕緣圖案和所述絕緣層包括相同的絕緣材料。所述第一線的數(shù)目是2k+l，并且所述第二線的數(shù)目是2k+l。所述可變電阻圖案中的第一可變電阻圖案用作虛設(shè)存儲單元，以及所述第一可變電阻圖案耦接到:與位于所述第一虛擬線至第n+1虛擬線的頂點處的絕緣圖案耦接的第一線和第二線。所述第一線的數(shù)目是2k+2，以及所述第二線的數(shù)目是2k+2，以及，其中所述中心第一線的數(shù)目是2，且所述中心第二線的數(shù)目是2。當(dāng)η等于或大于1時，所述可變電阻圖案的第一可變電阻圖案用作虛設(shè)存儲單元，且所述第一可變電阻圖案耦接到:與位于所述第一虛擬線至所述第η虛擬線的頂點處的絕緣圖案耦接的第一線和第二線。
[0009]在另一個實施例中，一種電子器件包括半導(dǎo)體存儲器單元，所述半導(dǎo)體存儲器單元包括:在第一方向延伸的第一線；在與所述第一方向交叉的第二方向延伸的第二線；絕緣圖案，其插設(shè)在所述第一線和所述第二線之間且位于所述第一線和所述第二線的交點中的第一交點處；以及可變電阻圖案，其插設(shè)在所述第一線和所述第二線之間且位于所述第一線和所述第二線的交點中的第二交點處；其中，所述絕緣圖案中的第一絕緣圖案的數(shù)目是η，且所述第一絕緣圖案耦接到與可變電阻圖案中的選中可變電阻圖案耦接的第一線和第二線，其中η是自然數(shù)且是恒定的。
[0010]上述器件的實施例可以包括以下內(nèi)容中的一個或更多個。
[0011]所述絕緣圖案中的第二絕緣圖案的數(shù)目與η不同，并且所述第二絕緣圖案耦接到:與所述可變電阻圖案中的第一可變電阻圖案耦接的第一線和第二線；以及；其中，所述第一可變電阻圖案用作虛設(shè)存儲單元。所述可變電阻圖案的橫截面形狀和平面形狀分別與所述絕緣圖案的橫截面形狀和平面形狀基本相同。所述絕緣圖案還包括與所述可變電阻圖案相比較造成的可變電阻特性喪失的雜質(zhì)。所述絕緣圖案包括滿足化學(xué)計量比的金屬氧化物，并且所述可變電阻圖案與所述絕緣圖案相比較缺少氧。所述半導(dǎo)體存儲器單元還包括:絕緣層，其填充在所述絕緣圖案和所述可變電阻圖案之間的空間中，以及所述絕緣圖案和所述絕緣層包括相同的絕緣材料。
[0012]所述電子器件還可以包括微處理器，所述微處理器包括:控制單元，其被配置成從所述微處理器的外部接收包括命令的信號和執(zhí)行所述命令的提取、解碼或者所述微處理器的信號的輸入或輸出控制；運算單元，其被配置成基于所述控制單元對所述命令進(jìn)行解碼的結(jié)果來執(zhí)行操作；以及存儲器單元，其被配置成儲存用于執(zhí)行所述操作的數(shù)據(jù)、與執(zhí)行所述操作的結(jié)果對應(yīng)的數(shù)據(jù)或者用于執(zhí)行所述操作的數(shù)據(jù)的地址；其中所述半導(dǎo)體存儲器單元是所述微處理器的部件。
[0013]所述電子器件還可以包括處理器，所述處理器包括:核單元，其被配置成通過使用數(shù)據(jù)，基于從所述處理器外部輸入的命令來執(zhí)行與所述命令相對應(yīng)的操作；高速緩沖存儲單元，其被配置成儲存用于執(zhí)行所述操作的數(shù)據(jù)、與執(zhí)行所述操作的結(jié)果相對應(yīng)的數(shù)據(jù)、或者用于執(zhí)行所述操作的數(shù)據(jù)的地址；以及總線接口，其連接在所述核單元和所述高速緩沖存儲單元之間，并且被配置成在所述核單元和所述高速緩沖存儲單元之間傳送數(shù)據(jù)，其中所述半導(dǎo)體存儲器單元是所述處理器中的高速緩沖存儲單元的部件。
[0014]所述電子器件還可以包括處理系統(tǒng)，所述處理系統(tǒng)包括:處理器，其被配置成將通過所述處理器接收的命令解碼，并且基于將所述命令解碼的結(jié)果來控制對信息的操作；輔助存儲器件，其被配置成儲存用于將所述命令解碼的程序和所述信息；主存儲器件，其被配置成調(diào)用和儲存來自所述輔助存儲器件的程序和信息，使得在執(zhí)行所述程序時所述處理器可以利用所述程序和所述信息來執(zhí)行操作；以及接口器件，其被配置成在所述處理器、所述輔助存儲器件和所述主存儲器件中的至少一個與外部之間執(zhí)行通信，其中，所述半導(dǎo)體存儲器單元是所述處理系統(tǒng)中輔助存儲器件或主存儲器件的部件。
[0015]所述電子器件還可以包括數(shù)據(jù)儲存系統(tǒng)，所述數(shù)據(jù)儲存系統(tǒng)包括:儲存器件，其被配置成儲存數(shù)據(jù)并保存儲存的數(shù)據(jù)而與電源無關(guān)；控制器，其被配置成根據(jù)從外部輸入的命令來控制數(shù)據(jù)輸入至所述儲存器件和從所述儲存器件輸出數(shù)據(jù)；暫時儲存器件，其被配置成暫時地儲存所述儲存器件和外部之間交換的數(shù)據(jù)；以及接口，其被配置成在所述儲存器件、所述控制器和所述暫時儲存器件中的至少一個與外部之間執(zhí)行通信；其中，所述半導(dǎo)體存儲器單元是所述數(shù)據(jù)儲存系統(tǒng)中的儲存器件或暫時儲存器件的部件。
[0016]所述電子器件還可以包括存儲系統(tǒng)，所述存儲系統(tǒng)包括:存儲器，其被配置成儲存數(shù)據(jù)并保存儲存的數(shù)據(jù)而與電源無關(guān)；存儲器控制器，其被配置成根據(jù)從外部輸入的命令來控制數(shù)據(jù)輸入至所述存儲器和從所述存儲器輸出數(shù)據(jù)；緩沖存儲器，其被配置成緩沖在所述存儲器和外部之間交換的數(shù)據(jù)；以及接口，其被配置成在所述存儲器、所述存儲器控制器和所述緩沖存儲器中的至少一個與外部之間執(zhí)行通信；其中，所述半導(dǎo)體存儲器單元是所述存儲系統(tǒng)中的存儲器或緩沖存儲器的部件。
[0017]在另一個實施例中，一種制造包括半導(dǎo)體存儲器單元的電子器件的方法，所述方法包括:在襯底之上形成第一線；在所述第一線之上形成可變電阻圖案，所述可變電阻圖案位于第一線和與所述第一線交叉的第二線的交點處；通過所述可變電阻圖案中的一些可變電阻圖案改變?yōu)榻^緣圖案來形成絕緣圖案；以及在所述可變電阻圖案和所述絕緣圖案之上形成第二線，其中，當(dāng)由所述第一線中的中心第一線和所述第二線中的中心第二線限定的中心交點對應(yīng)于坐標(biāo)(0，0)時，所述絕緣圖案位于第一虛擬線至第n+1虛擬線上，所述第n+1虛擬線具有多邊形形狀，在其中頂點對應(yīng)于坐標(biāo)(_(k_n)，0)、(k-n, 0), (0, k-n)和(0，- (k-n))，其中k是自然數(shù)且η是在0至k-1范圍內(nèi)的整數(shù)。
[0018]上述方法的實施例可以包括以下內(nèi)容中的一個或更多個。
[0019]形成所述絕緣圖案包括:在包括所述可變電阻圖案的所得結(jié)構(gòu)之上形成掩膜圖案，所述掩膜圖案具有開口，所述開口暴露出要形成所述絕緣圖案的區(qū)域；以及把造成可變電阻特性喪失的雜質(zhì)摻雜到由所述開口暴露的可變電阻圖案中。形成所述絕緣圖案包括:在包括所述可變電阻圖案的所得結(jié)構(gòu)之上形成掩膜圖案，所述掩膜圖案具有開口，所述開口暴露出要形成所述絕緣圖案的區(qū)域；通過去除由所述開口暴露的可變電阻圖案來形成凹槽；以及用絕緣材料來填充所述凹槽。所述開口的形狀類似于所述第一虛擬線至第n+1虛擬線。
[0020]鑒于本文中提供的實施例的描述和附圖，這些和其他的方面、實施方式以及相關(guān)優(yōu)點將變得顯然，實施例的描述和附圖旨在提供所要求保護的本發(fā)明的進(jìn)一步解釋。
【附圖說明】
[0021]圖1是示出根據(jù)比較示例的半導(dǎo)體器件及其問題的平面圖。
[0022]圖2A是示出根據(jù)一個實施方式的半導(dǎo)體器件的平面圖，并且圖2B是沿著圖2A的線A-A’截取的橫截面圖。
[0023]圖3A和3B是示出制造圖2A和2B的半導(dǎo)體器件的方法的示例的橫截面圖，并且圖3C是示出圖3B的掩膜圖案的示例的平面圖。
[0024]圖4是示出根據(jù)另一個實施方式的半導(dǎo)體器件的平面圖。
[0025]圖5是示出根據(jù)另一個實施方式的半導(dǎo)體器件的平面圖。
[0026]圖6是示出根據(jù)另一個實施方式的半導(dǎo)體器件的平面圖。
[0027]圖7是示出根據(jù)另一個實施方式的半導(dǎo)體器件的平面圖。
[0028]圖8是示出根據(jù)另一個實施方式的半導(dǎo)體器件的平面圖。
[0029]圖9示出了實施基于所公開技術(shù)的存儲電路的微處理器。
[0030]圖10示出了實施基于所公開技術(shù)的存儲電路的處理器。
[0031]圖11示出了實施基于所公開技術(shù)的存儲電路的系統(tǒng)。
[0032]圖12示出了實施基于所公開技術(shù)的存儲電路的數(shù)據(jù)儲存系統(tǒng)。
[0033]圖13示出了實施基于所公開技術(shù)的存儲電路的存儲系統(tǒng)。
【具體實施方式】
[0034]下面將參照附圖詳細(xì)描述本發(fā)明的各個實施例。
[0035]附圖未必按比例繪制，并且在一些情況下，為了清楚地示出實施例的某些特征，可能對附圖中的至少一些結(jié)構(gòu)的比例做夸大處理。在附圖或說明書中呈現(xiàn)具有為多層結(jié)構(gòu)中的兩層或更多層的實施例時，這些層的相對定位關(guān)系或布置這些層的順序反映了實施例的特定實施方式，并且不同的相對定位關(guān)系或布置層的順序也是可能的。另外，所描述的或示出的多層結(jié)構(gòu)的實施例可能沒有反映存在于該特定多層結(jié)構(gòu)中的所有的層(例如，一個或更多個附加層可能存在于兩個所示的層之間)。作為具體示例，當(dāng)所描述或所示出的多層結(jié)構(gòu)的第一層被稱為在第二層“上”或“之上”或者在襯底“上”或“之上”時，第一層可以直接形成在第二層上或者襯底上，但是也可以表示這樣的結(jié)構(gòu):一個或更多個其他中間層存在于第一層和第二層之間或者第一層和襯底之間。
[0036]在描述實施方式之前，將參考圖1描述根據(jù)比較示例的半導(dǎo)體器件及其問題。
[0037]圖1是示出根據(jù)比較示例的半導(dǎo)體器件10及其問題的平面視圖。
[0038]參見圖1，半導(dǎo)體器件10可以具有交叉點單元陣列結(jié)構(gòu)，交叉點單元陣列結(jié)構(gòu)包括多個第一線L1、多個第二線L2和多個存儲單元MC。第一線L1可以在第一方向上延伸且彼此平行。第二線L2可以設(shè)置在第一線L1之上，且在與第一方向交叉的第二方向上延伸并且彼此平行。存儲單元MC可以被限定在第一線L1和第二線L2的交點處，并且被設(shè)置在第一線L1和第二線L2之間。
[0039]存儲單元MC可以包括可變電阻材料，可變電阻材料可以根據(jù)通過第一線L1和第二線L2向其供給的電壓或電流而在不同的電阻狀態(tài)之間進(jìn)行切換。存儲單元MC可以儲存一個比特的數(shù)據(jù)。例如，存儲單元MC在可變電阻材料處于低電阻狀態(tài)時儲存數(shù)據(jù)‘0’，而存儲單元MC在可變電阻材料處于高電阻狀態(tài)時儲存數(shù)據(jù)‘1’。
[0040]在交叉點單元陣列結(jié)構(gòu)中，可以通過親接到選中存儲單元SMC的對應(yīng)第一線L1和第二線L2，將需要的操作電壓施加至選中存儲單元SMC，以便對選中存儲單元SMC執(zhí)行寫入操作或讀取操作。例如，接地電壓GND可以施加到第一線L1中的選中的一個第一線L1，以及一定的電壓+V可以施加到第二線L2中的選中的一個第二線L2。然而，由于存儲單元MC共享第一線L1和/或第二線L2以便使得彼此耦接為整體，所以潛行電流可以流入未選中存儲單元(圖1中由虛線箭頭所示)。
[0041]當(dāng)潛行電流大時，會使半導(dǎo)體器件10的操作特性惡化。例如，可以減少感測裕度。另外，當(dāng)潛行電流大時，難以增加存儲單元和線的數(shù)目。結(jié)果，不能增加單元陣列的尺寸。本公開的實施方式提供了一種半導(dǎo)體器件和制造該半導(dǎo)體器件的工藝，在該半導(dǎo)體器件中潛行電流的量被減少且被控制成均勻的。
[0042]圖2A是示出根據(jù)一個實施方式的半導(dǎo)體器件20的一部分的平面圖，以及圖2B是沿著圖2A的線A-A’截取的橫截面圖。
[0043]參見圖2A和2B，半導(dǎo)體器件20可以包括襯底100、設(shè)置在襯底100之上的多個第一線110、設(shè)置在第一線110之上的多個第二線130以及插設(shè)在第一線110和第二線130之間的多個圖案120A和120B。第一線110可