Eeprom結(jié)構(gòu)及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種EEPROM結(jié)構(gòu)及其制備方法。
【背景技術(shù)】
[0002]電可擦可編程只讀存儲器(EEPROM，ElectricallyErasable ProgrammableRead-Only Memory)是一種以字節(jié)(Byte)為最小修改單位、可以通過電子方式多次復(fù)寫的半導(dǎo)體存儲設(shè)備。相比可擦可編程只讀存儲器(EPR0M，Erasable Programmable Read-OnlyMemory)，EEPR0M不需要用紫外線照射，也不需取下，就可以用特定的電壓，來抹除芯片上的信息，以便寫入新的數(shù)據(jù)。由于EEPROM的優(yōu)秀性能以及在線上操作的便利，它被廣泛用于需要經(jīng)常擦除的B1S芯片以及閃存芯片，并逐步替代部分有斷電保留需要的隨機(jī)存取存儲器(RAM，RandomAccess Memory)芯片，甚至取代部分的硬盤功能，與高速RAM成為二^世紀(jì)最常用且發(fā)展最快的兩種存儲技術(shù)。
[0003]請參考圖1，圖1為現(xiàn)有技術(shù)中EEPROM的結(jié)構(gòu)示意圖，包括襯底10、源漏極11、柵氧化層20、比特結(jié)構(gòu)(Bit)、字線50、介質(zhì)層60及側(cè)墻結(jié)構(gòu)40，其中，所述源漏極11形成在所述襯底10內(nèi)，所述柵氧化層20形成在所述襯底10上，所述比特結(jié)構(gòu)、字線50、介質(zhì)層60及側(cè)墻結(jié)構(gòu)40均形成在所述柵氧化層20上，所述比特結(jié)構(gòu)位于所述字線50的兩側(cè)(稱為鏡像比特結(jié)構(gòu)，mirror bits)，并由上述介質(zhì)層60隔離開，所述側(cè)墻結(jié)構(gòu)40位于所述比特結(jié)構(gòu)遠(yuǎn)離所述字線50的一側(cè)，其中，所述比特結(jié)構(gòu)包括浮柵31、柵間介質(zhì)層32及控制柵33ο
[0004]如圖1所示，目前90nm的EEPROM只使用mirror bits的其中一個比特結(jié)構(gòu)，另外一個比特結(jié)構(gòu)不使用，處以擦除(erased)的低阻態(tài)，從而能夠提高電流，有利于數(shù)據(jù)的存儲和維持。然而，這樣可能存在的風(fēng)險，即不使用的比特結(jié)構(gòu)如果在EEPROM使用過程中出現(xiàn)問題，并呈現(xiàn)高阻態(tài)，將導(dǎo)致整個器件區(qū)(cell)失效。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種EEPROM結(jié)構(gòu)及其制備方法，能夠直接在常開的比特結(jié)構(gòu)中的浮柵上施加電壓，提高器件的性能。
[0006]為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種EEPROM結(jié)構(gòu)，包括步驟:
[0007]襯底、源漏極、柵介質(zhì)層、存儲比特結(jié)構(gòu)、常開比特結(jié)構(gòu)、字線及介質(zhì)層，其中，所述源漏極形成在所述襯底內(nèi)，所述柵介質(zhì)層形成在所述襯底上，所述字線、存儲比特結(jié)構(gòu)、常開比特結(jié)構(gòu)及介質(zhì)層均形成在所述柵介質(zhì)層上，所述存儲比特結(jié)構(gòu)和常開比特結(jié)構(gòu)分別位于所述字線的兩側(cè)，并由所述介質(zhì)層隔離開；所述常開比特結(jié)構(gòu)包括浮柵及控制柵，所述控制柵形成在所述浮柵的表面，所述浮柵形成在所述柵介質(zhì)層的表面。
[0008]進(jìn)一步的，在所述的EEPROM結(jié)構(gòu)中，所述存儲比特結(jié)構(gòu)包括浮柵、柵間介質(zhì)層及控制柵，所述柵間介質(zhì)層位于所述浮柵和控制柵之間，所述浮柵形成在所述柵介質(zhì)層的表面。
[0009]進(jìn)一步的，在所述的EEPROM結(jié)構(gòu)中，所述浮柵及控制柵的材質(zhì)為多晶硅。
[0010]進(jìn)一步的，在所述的EEPROM結(jié)構(gòu)中，所述柵間介質(zhì)層材質(zhì)為低k值介質(zhì)層、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅組合。
[0011]進(jìn)一步的，在所述的EEPROM結(jié)構(gòu)中，所述柵介質(zhì)層為氧化娃。
[0012]進(jìn)一步的，在所述的EEPROM結(jié)構(gòu)中，所述介質(zhì)層為氧化娃或氮化娃。
[0013]進(jìn)一步的，在所述的EEPROM結(jié)構(gòu)中，所述字線的材質(zhì)為多晶硅。
[0014]本發(fā)明還提出了一種EEPROM的制備方法，用于制備如上文所述的EEPROM結(jié)構(gòu)，包括步驟:
[0015]提供襯底，所述襯底內(nèi)形成有源漏極，表面形成有柵介質(zhì)層；
[0016]在所述柵介質(zhì)層表面形成浮柵；
[0017]在所述浮柵表面形成柵間介質(zhì)層；
[0018]刻蝕去除常開比特結(jié)構(gòu)處的柵間介質(zhì)層，保留位于存儲比特結(jié)構(gòu)處的柵間介質(zhì)層；
[0019]在所述常開比特結(jié)構(gòu)處的浮柵上形成控制柵，在所述存儲比特結(jié)構(gòu)處的柵間介質(zhì)層上形成控制柵。
[0020]進(jìn)一步的，在所述的EEPROM的制備方法中，形成介質(zhì)層和字線，所述字線形成于所述存儲比特結(jié)構(gòu)及常開比特結(jié)構(gòu)之間，并由所述介質(zhì)層隔離開。
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在:將常開比特結(jié)構(gòu)處的浮柵與控制柵短接，在對EEPROM進(jìn)行讀取時可以通過控制柵直接施加電壓開啟常開比特結(jié)構(gòu)的通道，提高電流，在EEPROM工作時有利于數(shù)據(jù)的存儲和維持，并能提高器件的性能。
【附圖說明】
[0022]圖1為現(xiàn)有技術(shù)中EEPROM的結(jié)構(gòu)示意圖；
[0023]圖2為本發(fā)明一實(shí)施例中制備EEPROM的結(jié)構(gòu)示意圖；
[0024]圖3為本發(fā)明一實(shí)施例中EEPROM的制備方法的流程圖。
【具體實(shí)施方式】
[0025]下面將結(jié)合示意圖對本發(fā)明的EEPROM結(jié)構(gòu)及其制備方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0026]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠贡景l(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實(shí)施例改變?yōu)榱硪粋€實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0027]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0028]請參考圖2，在本實(shí)施例中，提出了一種EEPROM結(jié)構(gòu)，包括步驟:
[0029]襯底100、源漏極110、柵介質(zhì)層200、存儲比特結(jié)構(gòu)