半導(dǎo)體結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]在超大規(guī)模集成電路中，通常采用應(yīng)變硅技術(shù)(Strained Silicon)使得NMOS晶體管的溝道區(qū)域受到張應(yīng)力，PMOS晶體管的溝道區(qū)域受到壓應(yīng)力，從而增大NMOS晶體管和PMOS晶體管的載流子遷移率，增大驅(qū)動電流，提高電路的響應(yīng)速度。
[0003]現(xiàn)有技術(shù)通常在晶體管的柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成凹槽，然后在所述凹槽內(nèi)形成應(yīng)力層作為晶體管的源極和漏極，所述源極和漏極可以對晶體管的溝槽區(qū)域施加應(yīng)力，從而提高晶體管的性能。對于NMOS晶體管，所述應(yīng)力層的材料可以是SiC，對溝槽區(qū)域施加張應(yīng)力；對于PMOS晶體管，所述應(yīng)力層材料可以是SiGe，對溝道區(qū)域施加壓應(yīng)力。
[0004]在形成所述應(yīng)力層的過程中，所述應(yīng)力層的頂部表面通常會高于半導(dǎo)體襯底的表面，以形成表面抬高的源極和漏極，以用于在所述源極和漏極表面形成金屬硅化物層，并且所述應(yīng)力層的頂部表面會高于半導(dǎo)體襯底的表面，可以減小后續(xù)在源極和漏極表面形成的金屬插塞對源極、漏極以及溝道區(qū)域的應(yīng)力影響。
[0005]請參考圖1，為現(xiàn)有技術(shù)中，在芯片核心區(qū)域和輸入輸出區(qū)域上分別形成有PMOS晶體管的半導(dǎo)體結(jié)構(gòu)示意圖。
[0006]半導(dǎo)體襯底10的核心區(qū)域I和輸入輸出區(qū)域II之間通過淺溝槽隔離結(jié)構(gòu)50隔離，核心區(qū)域I作為核心區(qū)域，輸入輸出區(qū)域II為輸入輸出區(qū)域。
[0007]核心區(qū)域I上具有第一柵極結(jié)構(gòu)20，包括第一柵介質(zhì)層21、位于所述第一柵介質(zhì)層21表面的第一柵極22 ;所述第一柵極結(jié)構(gòu)20側(cè)壁表面具有側(cè)墻40，所述第一柵極結(jié)構(gòu)20兩側(cè)的第一區(qū)域I內(nèi)形成有第一源漏極23，所述第一源漏極23的材料為SiGe，且所述第一源漏極23的表面高于半導(dǎo)體襯底10的表面。
[0008]輸入輸出區(qū)域II上具有第二柵極結(jié)構(gòu)30，包括第二柵介質(zhì)層31、位于所述第二柵介質(zhì)層31表面的第二柵極32 ;所述第二柵極結(jié)構(gòu)30側(cè)壁表面具有側(cè)墻40，第二柵極結(jié)構(gòu)30兩側(cè)的第二區(qū)域II內(nèi)形成有第二源漏極33，所述第二源漏極33的材料為SiGe，且所述第二源漏極33的表面高于半導(dǎo)體襯底10的表面。
[0009]現(xiàn)有技術(shù)中，形成的所述第一源漏極23與第二源漏極33的表面不齊平，具體的輸入輸出區(qū)域II上形成的第二源漏極33的表面與半導(dǎo)體襯底10表面之間的高度差大于核心區(qū)域I上的第一源漏極23表面與半導(dǎo)體襯底10表面之間的高度差。后續(xù)需要在所述半導(dǎo)體襯底10上形成介質(zhì)層，并且刻蝕所述介質(zhì)層，在第一源漏極23和第二源漏極33表面形成通孔，然后在所述通孔內(nèi)形成連接第一源漏極23和第二源漏極33金屬插塞。由于第一源漏極23與第二源漏極33的表面不齊平，容易使得在第一源漏極23和第二源漏極33表面形成的金屬硅化層厚度不一致，并且導(dǎo)致第一源漏極23與第二源漏極33上的通孔深度不一樣，在刻蝕介質(zhì)層形成通孔的過程中，容易對第二源漏極33表面造成過刻蝕而損傷第二源漏極33的表面，影響形成的半導(dǎo)體器件的性能。

【發(fā)明內(nèi)容】

[0010]本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，提高形成的半導(dǎo)體結(jié)構(gòu)的性能。
[0011]為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域，第一區(qū)域上待形成的器件密度大于第二區(qū)域上待形成的器件密度；在所述第一區(qū)域上形成至少一個第一柵極結(jié)構(gòu)，在第二區(qū)域上形成至少一個第二柵極結(jié)構(gòu)；形成覆蓋第一區(qū)域的掩膜層，暴露出第二區(qū)域；對第二柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底的第二區(qū)域內(nèi)進(jìn)行離子注入，形成摻雜區(qū)；去除所述掩膜層，刻蝕所述半導(dǎo)體襯底，所述摻雜區(qū)的刻蝕速率大于半導(dǎo)體襯底的第一區(qū)域的刻蝕速率，在第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底的第一區(qū)域內(nèi)形成第一凹槽，在第二柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底的第二區(qū)域內(nèi)形成第二凹槽，所述第二凹槽的深度大于第一凹槽的深度；在所述第一凹槽內(nèi)形成第一源漏極，在所述第二凹槽內(nèi)形成第二源漏極，所述第一源漏極和第二源漏極的表面齊平。
[0012]可選的，所述離子注入的摻雜離子為N型摻雜離子。
[0013]可選的，所述離子注入的摻雜離子為P、As或Sb。
[0014]可選的，所述離子注入的劑量為lE13cm2?2E15cm2。
[0015]可選的，所述摻雜區(qū)的摻雜離子濃度大于lE14cm3，濃度最大處距離半導(dǎo)體襯底表面的深度為1nm?50nm。
[0016]可選的，形成所述第二凹槽的過程中，完全去除所述摻雜區(qū)。
[0017]可選的，去除所述摻雜區(qū)之后，繼續(xù)刻蝕所述摻雜區(qū)下方的部分半導(dǎo)體襯底的第二區(qū)域。
[0018]可選的，采用干法刻蝕工藝刻蝕所述半導(dǎo)體襯底，形成所述第一凹槽和第二凹槽。
[0019]可選的，采用干法刻蝕工藝刻蝕所述半導(dǎo)體襯底，形成位于第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的第一開口和位于第二柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的第二開口 ；采用濕法刻蝕工藝，沿所述第一開口和第二開口繼續(xù)刻蝕半導(dǎo)體襯底，形成第一凹槽和第二凹槽，所述第一凹槽和第二凹槽具有Σ形側(cè)壁。
[0020]可選的，形成第二開口的過程中，完全去除所述摻雜區(qū)。
[0021]可選的，所述干法刻蝕工藝采用的刻蝕氣體至少包括HBr、Cl2或HCl中的一種，O2作為緩沖氣體，其中刻蝕氣體的流量為50sccm?2000sccm, O2的流量為5sccm?20sccm,壓強(qiáng)為5mTorr?50mTorr，功率為400W?750W，溫度為40°C?80°C，偏置電壓為100V?250Vo
[0022]可選的，所述濕法刻蝕工藝采用的刻蝕溶液為氫氧化鉀溶液或四甲基氫氧化銨溶液。
[0023]可選的，所述第二凹槽的寬度大于第一凹槽的寬度。
[0024]可選的，采用選擇性外延工藝形成所述第一源漏極和第二源漏極。
[0025]可選的，所述第一源漏極和第二源漏極的材料為SiGe。
[0026]可選的，所述外延工藝采用的硅源氣體至少包括硅烷、乙硅烷或丙硅烷中的一種，鍺源氣體至少包括鍺烷、乙鍺烷或丙硅烷中的一種，刻蝕氣體包括氯化氫、氟化氫或氯氣中的一種，壓強(qiáng)范圍為0.1托?200托，溫度范圍為700°C?900°C，所述硅源氣體的流量為50sccm?100sccm,錯源氣體的流量為50sccm?100sccm,刻蝕氣體的流量為100?2000sccmo
[0027]可選的，形成所述第一源漏極和第二源漏極的過程中采用原位摻雜工藝對所述第一源漏極和第二源漏極進(jìn)行摻雜。
[0028]可選的，所述第一源漏極和第二源漏極的摻雜離子為P型摻雜離子。
[0029]可選的，所述第一源漏極和第二源漏極的摻雜離子為B離子。
[0030]為解決上述問題，本發(fā)明的實施例還提供一種采用上述方法形成的半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括:半導(dǎo)體襯底，半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域，第二區(qū)域上的器件密度大于第一區(qū)域上的器件密度；位于第一區(qū)域上的至少一個第一柵極結(jié)構(gòu)，位于第二區(qū)域上的至少一個第二柵極結(jié)構(gòu)；位于第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底的第一區(qū)域內(nèi)的第一凹槽，位于第二柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底的第二區(qū)域內(nèi)的第二凹槽，所述第二凹槽的深度大于第一凹槽的深度；位于所述第一凹槽內(nèi)的第一源漏極，位于所述第二凹槽內(nèi)的第二源漏極，所述第一源漏極和第二源漏極的表面齊平。
[0031]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0032]本發(fā)明的實施例中，所述半導(dǎo)體襯底具有第一區(qū)域和第二區(qū)域，所述第二區(qū)域上的待形成的器件密度大于第二區(qū)域上的待形成的器件密度，在所述第一區(qū)域上形成第一柵極結(jié)構(gòu)，在第二區(qū)域上形成第二柵極結(jié)構(gòu)之后，在所述第二柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)行離子注入，形成摻雜區(qū)，使所述摻雜區(qū)的刻蝕速率大于第一區(qū)域的刻蝕速率；再刻蝕所述半導(dǎo)體襯底，在第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底的第一區(qū)域內(nèi)形成第一凹槽，在第二柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底的第二區(qū)域內(nèi)形成第二凹槽。由于所述第一柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的摻雜區(qū)的刻蝕速率大于第一區(qū)域的刻蝕速率，所述刻蝕所述第二區(qū)域形成的第二凹槽的深度大于第一凹槽的深度；然后再在所述第一凹槽內(nèi)形成第一源漏極，在所述第二凹槽內(nèi)形成第二源漏極。由于所述第二區(qū)域上的待形成的器件密度大于第二區(qū)域上的待形成的器件密度，所述在外延形成第一源漏極和第二源漏極的過程中，第二區(qū)域上的氣體交換速率大于第一區(qū)域上的氣體交換速率，導(dǎo)致外延過程中第二區(qū)域上的反應(yīng)氣體的濃度比第一區(qū)域上的反應(yīng)氣體濃度大，從而使得第二區(qū)域上的外延生長速率大于第一區(qū)域上的外延生長速率。又由于所述第二凹槽的深度大于第一凹槽的深度，所以，第二凹槽內(nèi)