含功率晶體管單元和橫向晶體管的半導體器件及制造方法
【技術領域】
[0001]本公開涉及具有功率晶體管單元和橫向晶體管的半導體器件及其制造方法。
【背景技術】
[0002]智能功率器件將微小區(qū)功率晶體管和例如控制電路或診斷電路的支持電路集成在同一半導體裸片中。微小區(qū)功率晶體管對在布置于半導體裸片的相對側處的源極電極和漏極電極之間的垂直電流流動進行控制。支持電路通常是基于CMOS(互補型金屬氧化物半導體)技術中的橫向的低電壓晶體管或高電壓晶體管。
[0003]實施例的目的在于，提高集成了功率晶體管單元和橫向晶體管的半導體器件的可靠性，并且降低這種器件的制造成本。

【發(fā)明內(nèi)容】

[0004]該目的通過獨立權利要求的主題來實現(xiàn)。從屬權利要求涉及進一步的實施例。
[0005]根據(jù)一個實施例，一種制造半導體器件的方法包括:通過熱氧化形成對第一溝槽和第二溝槽進行加襯的場氧化物層，該第一溝槽和第二溝槽從主表面延伸到半導體層中。在熱氧化之后，在第一溝槽和第二溝槽中形成功率晶體管單元的溝槽柵極電極和場電極。形成保護蓋，該保護蓋包括氮化硅層并且覆蓋包括第一溝槽和第二溝槽的單元區(qū)域。在利用保護蓋覆蓋單元區(qū)域的情況下在半導體層的支持區(qū)域中形成橫向晶體管的平面柵極電極。
[0006]根據(jù)另一實施例，一種半導體器件包括從第一表面延伸到半導體本體中的端接溝槽結構，其中該端接溝槽結構包括場電極。有源溝槽結構從第一表面延伸到半導體本體中并且包括場電極和在場電極與第一表面之間的柵極電極，其中柵極電極與場電極電絕緣。功率晶體管單元的源極區(qū)形成在有源溝槽結構之間的半導體本體的臺面部分中。半導體器件進一步包括橫向晶體管，該橫向晶體管包括第一導電類型的源極區(qū)/漏極區(qū)和平面柵極電極。橫向晶體管的源極區(qū)/漏極區(qū)和功率晶體管單元的源極區(qū)具有相同的垂直擴展。
[0007]根據(jù)另一實施例，一種電子電路包括半導體器件。該半導體器件包括從第一表面延伸到半導體本體中的端接溝槽結構，其中該端接溝槽結構包括場電極。有源溝槽結構從第一表面延伸到半導體本體中并且包括場電極和在場電極與第一表面之間的柵極電極，其中柵極電極與場電極電絕緣。功率晶體管單元的源極區(qū)形成在有源溝槽結構之間的半導體本體的臺面部分中。半導體器件進一步包括橫向晶體管，該橫向晶體管包括第一導電類型的源極區(qū)/漏極區(qū)和平面柵極電極。橫向晶體管的源極區(qū)/漏極區(qū)和功率晶體管單元的源極區(qū)具有相同的垂直擴展。
[0008]本領域技術人員在閱讀了下面的詳細描述和查看了附圖之后將認識到附加的特征和優(yōu)勢。
【附圖說明】
[0009]附圖被包括在內(nèi)以提供對本發(fā)明的進一步理解，并且附圖被并入在本說明書中并構成本說明書的一部分。附圖圖示本發(fā)明的實施例并且與描述一起用于說明本發(fā)明的原理。本發(fā)明的其它實施例和預期的優(yōu)勢將被容易地認識到，因為通過參考下面的詳細描述它們變得更好被理解。
[0010]圖1A是用于圖示在形成功率晶體管單元的有源溝槽結構和端接溝槽結構之后的制造根據(jù)實施例的半導體器件的方法的半導體襯底部分的示意性橫截面圖。
[0011]圖1B是在形成覆蓋有源溝槽結構和端接溝槽結構的保護蓋之后的圖1A的半導體襯底部分的示意性橫截面圖。
[0012]圖1C是在形成橫向晶體管的平面柵極電極之后的圖1B的半導體襯底部分的示意性橫截面圖。
[0013]圖2A是用于圖示在形成場氧化物層之后的制造根據(jù)實施例的半導體器件(包括通過LOCOS(半導體的局部氧化)工藝形成的絕緣體結構)的方法的半導體襯底部分的示意性橫截面圖。
[0014]圖2B是在單元區(qū)域中形成功率晶體管單元的有源溝槽結構和端接溝槽結構之后的圖2A的半導體襯底部分的橫截面圖。
[0015]圖2C是在形成用于LOCOS形成的氧化掩膜之后的圖2B的半導體襯底部分的示意性橫截面圖。
[0016]圖2D是在LOCOS形成之后的圖2C的半導體襯底部分的示意性橫截面圖。
[0017]圖2E是在形成保護蓋之后的圖2D的半導體襯底部分的示意性橫截面圖。
[0018]圖2F是在支持區(qū)域中形成橫向晶體管的平面柵極電極之后的圖2E的半導體襯底部分的示意性橫截面圖。
[0019]圖2G是在形成功率晶體管單元的源極區(qū)和橫向晶體管的源極區(qū)/漏極區(qū)之后的圖2F的半導體襯底部分的示意性橫截面圖。
[0020]圖3是根據(jù)另一實施例的半導體器件的一部分的示意性橫截面圖。
[0021]圖4A是根據(jù)一個實施例的包括智能FET (場效應晶體管)的電子電路的不意性電路圖。
[0022]圖4B是根據(jù)另一實施例的包括半橋電路的電子電路的示意性電路圖。
【具體實施方式】
[0023]在以下詳細描述中，參考附圖，附圖形成其一部分，并且在附圖中，通過圖示的方式示出了可以實踐本發(fā)明的特定實施例。應當理解，其他實施例可以被利用，并且可以在不脫離本發(fā)明的范圍的情況下進行結構或邏輯的變化。例如，針對一個實施例圖示或者描述的特征可以被使用在其他實施例上或者與其他實施例相結合地使用以獲得進一步的實施例。本發(fā)明旨在包括這樣的修改和變化。示例使用特定語言被描述，該語言不應當被解釋為限制所附權利要求的范圍。附圖不一定成比例并且僅用于說明的目的。為了清楚起見，如果未另外說明，則相同的元件在不同附圖中由對應的附圖標記標示。
[0024]術語“具有”、“含有”、“包含”、“包括”等是開放式的，并且該術語指示所陳述的結構、元件或者特征的存在，但不排除附加的元件或者特征。冠詞“一”、“一個”和“該”旨在包括單數(shù)和復數(shù)，除非上下文另外清楚地指出。
[0025]術語“電連接”描述電連接元件之間的永久低歐姆連接，例如，所考慮的元件之間的直接接觸，或者經(jīng)由金屬和/或高摻雜半導體的低歐姆連接。術語“電耦合”包括在電耦合元件之間可以提供適于信號傳輸?shù)囊粋€或多個中間元件，例如可控制為在第一狀態(tài)下臨時地提供低歐姆連接并且在第二狀態(tài)下臨時地提供高歐姆電去耦合的元件。
[0026]附圖通過靠近摻雜類型“η”或“ρ”指示或者“ + ”來說明相對摻雜濃度。例如，“η ”意指比“η”摻雜區(qū)域的摻雜濃度更小的摻雜濃度，而“η+”摻雜區(qū)域具有比“η”摻雜區(qū)域更大的摻雜濃度。相對摻雜濃度相同的摻雜區(qū)域不一定具有相同的絕對摻雜濃度。例如，兩個不同的“η”摻雜區(qū)域可以具有相同或不同的絕對摻雜濃度。
[0027]圖1A示出了包括或包含單晶半導體材料的半導體層10a的半導體襯底500a。半導體襯底500a可以是從中可獲得多個相同半導體裸片的半導體晶片。作為示例，半導體層10a的單晶半導體材料可以是硅(Si)、碳化硅(SiC)、鍺(Ge)、鍺硅晶體(SiGe)、氮化鎵(GaN)、砷化鎵(GaAs)和任何其它六?而半導體。
[0028]半導體層10a可以是弱摻雜的。根據(jù)一個實施例，半導體層10a為弱η導電性的。半導體襯底500a可以包括其它半傳導或絕緣結構，諸如摻雜層、摻雜柱或掩埋絕緣體結構。
[0029]與半導體層10a的主表面1la垂直的方向限定垂直方向，而與垂直方向正交的方向為水平方向。
[0030]在施加任何光刻工藝用于在支持區(qū)域620中的主表面1la之上對結構進行構圖之前，可以沉積第一掩膜層并通過光刻進行構圖以形成用于在單元區(qū)域610中限定功率晶體管單元TCP的第一掩膜。使用第一掩膜作為刻蝕掩膜，從主表面1la向半導體層10a中刻蝕第一溝槽191和第二溝槽192。
[0031]第一溝槽191和第二溝槽192的垂直擴展可以在從I μπι到10 μm的范圍內(nèi)，例如從3μπι到5μπι。溝槽191、192的水平寬度可以在從0.2 μm到2 μm的范圍內(nèi)，例如在從0.8 μ m到1.0 μ m的范圍內(nèi)。第一溝槽191和第二溝槽192是在與橫截面平面正交的水平方向上延伸的帶狀溝槽或帶狀溝槽的部分。第一溝槽191和第二溝槽192可以具有相同的橫截面面積。根據(jù)其它實施例，第二溝槽192可以比第一溝槽191更寬且更深。例如，第二溝槽192的寬度超過第一溝槽191的寬度至少5%。
[0032]第一溝槽191和第二溝槽192可以形成規(guī)則間隔開的帶狀溝槽的圖案，其中最外的帶狀溝槽以及在最外的帶狀溝槽之間的中心的帶狀溝槽的端部形成第二溝槽192，并且其中中心的帶狀溝槽的中心部分形成第一溝槽191。
[0033]半導體襯底500a可以在含氧氣氛中經(jīng)受熱處理，以在半導體層10a的露出的表面部分上形成犧牲氧化物?？涛g工藝可以迅速地去除犧牲氧化物。形成犧牲氧化物并使犧牲氧化物凹陷這兩者都使第一溝槽191和第二溝槽192的開口處的邊緣圓化，使第一溝槽191和第二溝槽192的側壁光滑，以及使在工藝中的稍后階段形成的場氧化物和柵極電介質(zhì)的質(zhì)量得以提高。
[0034]半導體襯底500a在含氧環(huán)境中經(jīng)受在約1150°C的另一熱處理，其中在半導體層10a上生長厚的適形的場氧化物層。在場氧化物層240上沉積形成場電極165的第一填充材料以完全填充第一溝槽191和第二溝槽192。拋光工藝可以去除在主表面1la之上沉積在溝槽191、192外部的材料。在拋光工藝后，第一填充材料填充第一溝槽191和第二溝槽192并且被完全從第一溝槽191和第二溝槽192外部去除。
[0035]可以沉積第二掩膜層并通過光刻進行構圖以形成第二掩膜，該第二掩膜覆蓋主表面1la的包括第二溝槽192的第一區(qū)域并且露出包括第一溝槽191的第二區(qū)域。第一溝槽191中的第一填充材料的選擇性凹陷使用第二掩膜作為刻蝕掩膜。該凹陷在平坦拓撲結構上是有效的并且可以被精確控制。相比之下，如果在使第一填充材料凹陷之前已經(jīng)形成包括平面柵極結構的支持電路，則在支持區(qū)域620中所得的拓撲結構與拋光工藝沖突。結果，第一填充材料的