導(dǎo)體層202表面的第五半導(dǎo)體層210作為襯底第一區(qū)域I和第三區(qū)域III的第二半導(dǎo)體層，第二區(qū)域第五半導(dǎo)體層210為襯底第二區(qū)域II的第二半導(dǎo)體層；第三半導(dǎo)體層200作為襯底的第一半導(dǎo)體層；絕緣層207作為襯底的絕緣層。
[0080]本實施例中，凹槽206的深度為50埃至1500 ±矣，因此，第一區(qū)域I和第三區(qū)域III的絕緣層207的厚度比第二區(qū)域II的絕緣層207的厚度大50埃至1500埃，第一區(qū)域I和第三區(qū)域III的第二半導(dǎo)體層比第二區(qū)域II的第二半導(dǎo)體層的厚度小50埃至1500埃。
[0081]請參考圖13，在所述第二區(qū)域II的第五半導(dǎo)體層210表面形成柵極結(jié)構(gòu)。
[0082]所述柵極結(jié)構(gòu)包括:位于第二區(qū)域II第五半導(dǎo)體層210表面的柵氧化層221、以及位于柵氧化層221表面的柵導(dǎo)電層222。作為一個實施例，形成柵極結(jié)構(gòu)的工藝步驟包括:在所述第五半導(dǎo)體層210表面依次形成柵氧化膜以及位于柵氧化膜表面的柵導(dǎo)電膜；圖形化所述柵氧化膜和柵導(dǎo)電膜，在所述第二區(qū)域II第五半導(dǎo)體層210表面形成柵極結(jié)構(gòu)。
[0083]關(guān)于所述柵極結(jié)構(gòu)的位置描述可參考前述實施例，在此不再贅述。
[0084]請參考圖14，在所述柵極結(jié)構(gòu)兩側(cè)的第一區(qū)域I和第三區(qū)域III的第五半導(dǎo)體層210內(nèi)形成輕摻雜區(qū)(圖中未示出)；在第五半導(dǎo)體層210表面形成緊挨柵極結(jié)構(gòu)側(cè)壁的側(cè)墻213 ;在所述柵極結(jié)構(gòu)兩側(cè)的第五半導(dǎo)體層210內(nèi)形成重摻雜區(qū)214。
[0085]所述輕摻雜區(qū)、側(cè)墻213和重摻雜區(qū)214的形成工藝可參考上一實施例提供的輕摻雜區(qū)、側(cè)墻和重摻雜區(qū)的形成工藝，在此不再贅述。
[0086]所述重摻雜區(qū)214下方的絕緣層207厚度大于柵極結(jié)構(gòu)下方的絕緣層207厚度。由于第一區(qū)域I和第三區(qū)域III的絕緣層207厚度較厚，因此能有效的阻擋重摻雜區(qū)214內(nèi)的摻雜離子向第一半導(dǎo)體層(第三半導(dǎo)體層200)擴散，降低半導(dǎo)體器件的錯誤率；且第二區(qū)域II的絕緣層207厚度較薄，因此第二區(qū)域II的絕緣層207的有效電阻相對較小，通過向第三半導(dǎo)體層200施加偏置電壓以改變柵極結(jié)構(gòu)下方的第二半導(dǎo)體層(即，第五半導(dǎo)體層210)的電位時，第二區(qū)域II的絕緣層207消耗的偏置電壓量較少，使得最終實際施加在第五半導(dǎo)體層210上的偏置電壓較大，因此能夠有效的改變柵極結(jié)構(gòu)下方溝道區(qū)的電壓值，從而調(diào)整半導(dǎo)體器件的閾值電壓，改善半導(dǎo)體器件的電學(xué)性能。
[0087]相應(yīng)的，本實施例提供一種半導(dǎo)體器件，如圖14所示，所述半導(dǎo)體器件包括:
[0088]襯底，所述襯底包括第一半導(dǎo)體層、位于第一半導(dǎo)體層表面的絕緣層307、以及位于絕緣層307表面的第二半導(dǎo)體層，所述襯底具有第一區(qū)域1、第二區(qū)域II和第三區(qū)域III，所述第二區(qū)域II與第一區(qū)域I和第三區(qū)域III相鄰接，其中，第一區(qū)域I和第三區(qū)域III的絕緣層307厚度大于第二區(qū)域II的絕緣層307厚度，第一區(qū)域1、第二區(qū)域II和第三區(qū)域III的絕緣層307底部表面齊平，第一區(qū)域1、第二區(qū)域II和第三區(qū)域III的第二半導(dǎo)體層頂部表面齊平；位于第二區(qū)域II的第二半導(dǎo)體層表面的柵極結(jié)構(gòu)；位于柵極結(jié)構(gòu)兩側(cè)的第一區(qū)域I和第三區(qū)域III第二半導(dǎo)體層的摻雜區(qū)。
[0089]具體的，本實施例中，所述第三半導(dǎo)體層200為第一半導(dǎo)體層，所述第一半導(dǎo)體層的材料為硅、鍺、鍺化硅或砷化鎵。所述絕緣層307的材料為氧化硅；所述第一區(qū)域I和第三區(qū)域III的絕緣層307頂部至第二區(qū)域II的絕緣層307頂部高度為50埃至1500埃，也就是說，第一區(qū)域I和第三區(qū)域III的絕緣層307的厚度比第二區(qū)域II的絕緣層307的厚度小50埃至1500埃。
[0090]所述第一區(qū)域I和第三區(qū)域III的第二半導(dǎo)體層由第四半導(dǎo)體層202和位于第四半導(dǎo)體層202表面的第五半導(dǎo)體層210構(gòu)成，第二區(qū)域II的第二半導(dǎo)體層由第五半導(dǎo)體層210構(gòu)成，且第一區(qū)域1、第二區(qū)域II和第三區(qū)域III的第五半導(dǎo)體層210頂部表面齊平。
[0091]所述柵極結(jié)構(gòu)包括柵氧化層221和柵導(dǎo)電層222 ;所述柵極結(jié)構(gòu)側(cè)壁位于第二區(qū)域II邊界、第二區(qū)域II內(nèi)或第一區(qū)域I和第三區(qū)域III內(nèi)，所述柵極結(jié)構(gòu)側(cè)壁至第二區(qū)域II邊界的距離為O埃至100埃。本實施例以所述柵極結(jié)構(gòu)側(cè)壁在第二區(qū)域II邊界為例做示范性說明。
[0092]還包括:位于柵極結(jié)構(gòu)側(cè)壁的側(cè)墻213。所述摻雜區(qū)包括:位于柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層(第四半導(dǎo)體層202和第五半導(dǎo)體層210)內(nèi)的輕摻雜區(qū)；位于柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)的重摻雜區(qū)214。
[0093]本實施例中，柵極結(jié)構(gòu)下方的絕緣層307的厚度比重摻雜區(qū)214下方的絕緣層307的厚度薄，因此柵極結(jié)構(gòu)下方的絕緣層307有效電阻較小，當向第一半導(dǎo)體層(即第三半導(dǎo)體層200)施加偏置電壓時，實際到達柵極結(jié)構(gòu)下方溝道區(qū)(即第五半導(dǎo)體層210)上的偏置電壓量較大，從而能夠有效的改善半導(dǎo)體器件的閾值電壓。
[0094]本發(fā)明又一實施例還提供一種半導(dǎo)體器件的形成方法，圖15至圖19為本發(fā)明又一實施例提供的半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。
[0095]請參考圖15，提供具有第一區(qū)域I’、第二區(qū)域II’和第三區(qū)域III’的初始基底，所述初始基底包括第三半導(dǎo)體層300、以及位于第三半導(dǎo)體層300表面的絕緣膜301。
[0096]所述第三半導(dǎo)體層300的材料為硅、鍺、鍺化硅或砷化鎵；所述絕緣膜301的材料為氧化硅。所述第三半導(dǎo)體層300后續(xù)作為襯底的第一半導(dǎo)體層，后續(xù)刻蝕去除第二區(qū)域II’部分厚度的絕緣膜301之后，剩余的絕緣膜301作為襯底的絕緣層。作為一個實施例，所述初始基底的形成步驟包括:提供第三半導(dǎo)體層300 ;在所述第三半導(dǎo)體層300表面沉積絕緣膜301，絕緣膜301和第三半導(dǎo)體層300共同組成絕緣基底。
[0097]請參考圖16，在所述絕緣膜301 (請參考圖15)形成圖形化的掩膜層(圖中未示出)，所述圖形化的掩膜層具有暴露出第二區(qū)域II’絕緣膜301表面的開口 ；以所述圖形化的掩膜層為掩膜，刻蝕去除第二區(qū)域II’部分厚度的絕緣膜301 (請參考圖15)，剩余的絕緣膜301為絕緣層307，第二區(qū)域II’的絕緣層307內(nèi)具有凹槽306。
[0098]作為一個實施例，所述凹槽306的深度為50埃至1500埃。在形成所述凹槽306之后，還可以對凹槽306底部和側(cè)壁進行清洗處理，提高凹槽306的界面態(tài)，以利于后續(xù)進行鍵合工藝。
[0099]請參考圖17，提供第四半導(dǎo)體層；在所述第四半導(dǎo)體層表面形成圖形化的掩膜層(圖中未示出)；以所述圖形化的掩膜層為掩膜，刻蝕去除部分厚度的第四半導(dǎo)體層，形成具有凸起309的第五半導(dǎo)體層310。
[0100]所述第四半導(dǎo)體層的材料為硅、鍺、鍺化硅或砷化鎵；所述凸起309的厚度與凹槽306的深度相等，且所述凸起309的頂部面積與所述凹槽306的底部面積相等。
[0101]請參考圖18，將所述第五半導(dǎo)體層310與具有凹槽306的初始基底鍵合。
[0102]在鍵合工藝完成后，第五半導(dǎo)體層310的凸起309正好位于凹槽306內(nèi)，且所述凸起309頂部表面與凹槽306底部表面相接觸，凸起309側(cè)壁表面與凹槽306側(cè)壁表面相接觸，且所述第五半導(dǎo)體層310表面與所述絕緣層307表面相接觸。
[0103]鍵合后，第三半導(dǎo)體層300、絕緣層307以及第五半導(dǎo)體層310構(gòu)成具有第一區(qū)域I’、第二區(qū)域II’和第三區(qū)域III’的襯底，第三半導(dǎo)體層300作為襯底的第一半導(dǎo)體層，第五半導(dǎo)體層310作為襯底的第二半導(dǎo)體層，且第一區(qū)域I’和第三區(qū)域III’的絕緣層307厚度大于第二區(qū)域II’絕緣層307的厚度，第一區(qū)域I’和第三區(qū)域III’的第二半導(dǎo)體層厚度小于第二區(qū)域II’的第二半導(dǎo)體層厚度。
[0104]請參考圖19，在第二區(qū)域II’的第二半導(dǎo)體層表面形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵氧化層321以及柵導(dǎo)電層322 ;在柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)形成輕摻雜區(qū)；在所述第二半導(dǎo)體層表面形成緊挨柵極結(jié)構(gòu)側(cè)壁的側(cè)墻313 ;在所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)形成重摻雜區(qū)314。
[0105]由于柵極結(jié)構(gòu)下方的絕緣層307厚度較薄，所述位置的絕緣層307的有效電阻較小，因此在第一半導(dǎo)體層(即第三半導(dǎo)體層300)上施加偏置電壓時，實際到達柵極結(jié)構(gòu)下方溝道區(qū)(即第五半導(dǎo)體層310的電壓較高，從而能夠有效的調(diào)整半導(dǎo)體器件的閾值電壓，改善半導(dǎo)體器件的電學(xué)性能。
[0106]相應(yīng)的，本實施例還提供一種半導(dǎo)體器件，請參考圖19，所述半導(dǎo)體器件包括:
[0107]具有第一區(qū)域I’、第二區(qū)域II’和第三區(qū)域III’的襯底，所述第二區(qū)域II’與第一區(qū)域I’和第三區(qū)域III’相鄰接，所述襯底包括第一半導(dǎo)體層、位于第一半導(dǎo)體層表面的絕緣層307、以及位于絕緣層307表面的第二半導(dǎo)體層，且第一區(qū)域I和第三區(qū)域III ’的絕緣層307厚度大于第二區(qū)域II’的絕緣層307厚度，第一區(qū)域II’、第二區(qū)域II’和第三區(qū)域III’的絕緣層307底部表面齊平，第一區(qū)域I’、第二區(qū)域II’和第三區(qū)域III’的第二半導(dǎo)體層頂部表面齊平；位于第二區(qū)域II’的第二半導(dǎo)體層表面的柵極結(jié)構(gòu)；位于柵極結(jié)構(gòu)兩側(cè)的第一區(qū)域I’和第三區(qū)域III’第二半導(dǎo)體層的摻雜區(qū)。
[0108]具體的，本實施例中第三半導(dǎo)體層300為襯底的第一半導(dǎo)體層，所述第一半導(dǎo)體層的材料為硅、鍺、鍺化硅或砷化鎵。所述絕緣層3