一種深硅刻蝕方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種深硅刻蝕方法。
【背景技術(shù)】
[0002]刻蝕工藝是指在制造半導(dǎo)體器件過程中采用化學(xué)溶液或腐蝕性氣體或等離子體除去晶圓內(nèi)或晶圓表面膜層中不需要的部分的工藝。通常主要用化學(xué)溶液進(jìn)行刻蝕的方法為濕法刻蝕，采用腐蝕性氣體或等離子體進(jìn)行刻蝕的方法為干法刻蝕。目前，可以使電路圖形變得更精細(xì)的干法刻蝕得到越來越廣泛的使用。
[0003]濕法刻蝕中，用強(qiáng)酸的化學(xué)反應(yīng)進(jìn)行各向同性刻蝕，即使被掩膜覆蓋的部分也可以被刻蝕。相反，干法刻蝕用反應(yīng)離子刻蝕，其中，用例如等離子態(tài)的鹵素的腐蝕性化學(xué)氣體和等離子態(tài)離子進(jìn)行刻蝕。因此，干法刻蝕可以實(shí)現(xiàn)只在晶圓上按垂直方向進(jìn)行刻蝕的各向異性刻蝕，所以，干法刻蝕適用于要求高精度的精細(xì)工藝，例如，適用于甚大規(guī)模集成電路(VLSI)工藝。
[0004]傳統(tǒng)的等離子處理裝置包含導(dǎo)入處理氣體的反應(yīng)腔室，所述反應(yīng)腔室內(nèi)配置有由一對上部電極和下部電極組成的平行平板電極。在將處理氣體導(dǎo)入反應(yīng)腔室內(nèi)的同時(shí)，在下部電極上施加高頻電壓，在電極間形成高頻電場，在高頻電場的作用下形成處理氣體的等離子體。
[0005]現(xiàn)有技術(shù)的深硅通孔刻蝕主要包括制造硅通孔或者溝槽。其中，在從光刻膠的圖形轉(zhuǎn)移到硬掩膜的圖形過程中，要保證被轉(zhuǎn)移到硬掩膜上的圖形不會變形就要保證在刻蝕硬掩膜的過程中不會發(fā)生側(cè)壁刻蝕，也不會最終造成尺寸偏移。為了足夠的刻蝕速率，還要避免深娃通孔刻蝕成為等方向性刻蝕(isotropic etch)。在器件精度要求越來越高的趨勢下，上述兩個(gè)要求通常不能被兼顧。通常出現(xiàn)的問題包括刻蝕中側(cè)壁出現(xiàn)弧形輪廓線，使得刻蝕所得的線條尺寸與掩膜所定義的線條尺寸出現(xiàn)很大的關(guān)鍵尺寸偏移(CD shift)。
[0006]因此，業(yè)內(nèi)需要一種深硅通孔刻蝕機(jī)制，能夠保證刻蝕形貌，又能夠保持較高刻蝕速率。

【發(fā)明內(nèi)容】

[0007]針對【背景技術(shù)】中的上述問題，本發(fā)明提出了一種深硅刻蝕方法。
[0008]本發(fā)明提供了一種深硅刻蝕方法，其中，所述刻蝕方法包括如下步驟:
[0009]非等向性刻蝕步驟，提供第一反應(yīng)氣體在等離子體作用下對硅材料層進(jìn)行刻蝕，并刻蝕至一定深度，以露出一刻蝕界面，所述刻蝕界面包括側(cè)壁，所述第一反應(yīng)氣體包括刻蝕氣體和側(cè)壁保護(hù)氣體，所述側(cè)壁保護(hù)氣體用于補(bǔ)償所述刻蝕氣體對該側(cè)壁在橫向方向上的刻蝕作用；
[0010]側(cè)壁保護(hù)步驟，提供第二反應(yīng)氣體，在等離子體作用下，在所述刻蝕界面的側(cè)壁形成側(cè)壁保護(hù)層，附著在所述刻蝕界面的側(cè)壁表面，所述第二反應(yīng)氣體包括側(cè)壁保護(hù)氣體；[0011 ] 交替循環(huán)所述非等向性刻蝕步驟和側(cè)壁保護(hù)步驟，直到刻蝕到達(dá)目標(biāo)深度。
[0012]進(jìn)一步地，所述非等向性刻蝕步驟和側(cè)壁保護(hù)步驟的執(zhí)行時(shí)間比為大于5:1。
[0013]進(jìn)一步地，所述非等向性刻蝕步驟和側(cè)壁保護(hù)步驟的執(zhí)行時(shí)間比為大于5:1，小于
20:1ο
[0014]進(jìn)一步地，所述第一反應(yīng)氣體包括的刻蝕氣體為SF6。
[0015]進(jìn)一步地，所述第一反應(yīng)氣體包括的側(cè)壁保護(hù)氣體包括C4F8、02、SiF4。
[0016]進(jìn)一步地，所述第一反應(yīng)氣體中的刻蝕氣體和側(cè)壁保護(hù)氣體的比例為4:1至2:100
[0017]進(jìn)一步地,所述第一反應(yīng)氣體包括的側(cè)壁保護(hù)氣體包括C4F8或者02。
[0018]進(jìn)一步地，所述硅材料層上面還設(shè)置有掩膜層或者光刻膠層。
[0019]進(jìn)一步地，交替循環(huán)所述非等向性刻蝕步驟和側(cè)壁保護(hù)步驟，直到刻蝕到達(dá)目標(biāo)深度以形成硅通孔或者溝槽。
[0020]進(jìn)一步地，所述刻蝕方法在電感耦合型等離子體刻蝕腔室中進(jìn)行。
[0021 ] 執(zhí)行本發(fā)明的深硅刻蝕方法所得到的硅通孔/硅溝槽深度深，并且其從上到下橫向?qū)挾榷稼呌谝恢?，并未出現(xiàn)現(xiàn)有技術(shù)的側(cè)壁呈現(xiàn)波浪形或者側(cè)壁呈現(xiàn)錐形的問題。并且，本發(fā)明在兼顧硅通孔/硅溝槽形貌的同時(shí)，保持了較高的刻蝕速度。
【附圖說明】
[0022]圖1是電感耦合型等離子體處理腔室的結(jié)構(gòu)示意圖；
[0023]圖2是現(xiàn)有技術(shù)的非博世深硅刻蝕通孔/溝槽的形貌示意圖；
[0024]圖3a?3c是現(xiàn)有技術(shù)的博世深硅刻蝕通孔/溝槽的工藝步驟流程圖；
[0025]圖4a?4d是根據(jù)本發(fā)明一個(gè)具體實(shí)施例的深硅刻蝕方法的工藝步驟流程圖；
[0026]圖5是根據(jù)本發(fā)明一個(gè)具體實(shí)施例的深硅刻蝕方法所制造的通孔/溝槽的形貌示意圖。
【具體實(shí)施方式】
[0027]以下結(jié)合附圖，對本發(fā)明的【具體實(shí)施方式】進(jìn)行說明。
[0028]深孔硅刻蝕一般是在電感耦合型等離子體刻蝕腔室中進(jìn)行。圖1是電感耦合型等離子體處理腔室的結(jié)構(gòu)示意圖。電感耦合等離子體處理裝置100包括金屬側(cè)壁102和絕緣頂板104，構(gòu)成一個(gè)氣密的真空封閉殼體，并且由抽真空泵(未示出)抽真空。所述絕緣頂板104僅作為示例，也可以采用其它的頂板樣式，比如穹頂形狀的，帶有絕緣材料窗口的金屬頂板等?；?06包括一靜電夾盤(未示出)，所述靜電夾盤上放置著待處理的基片W。偏置功率被施加到所述靜電夾盤上，以產(chǎn)生對基片W的夾持力。射頻電源108的射頻功率被施加到位于絕緣頂板104上的射頻功率發(fā)射裝置上。其中，在本實(shí)施例中，所述射頻發(fā)射裝置包括射頻線圈110。處理氣體從氣源經(jīng)過管線被供應(yīng)到反應(yīng)腔內(nèi)，以點(diǎn)燃并維持等離子，從而在基片W上進(jìn)行深硅刻蝕制程。優(yōu)選地，處理氣體從氣體注入口 112進(jìn)入腔室。
[0029]現(xiàn)有技術(shù)的深硅刻蝕機(jī)制通常包括兩種，其一是普通深硅刻蝕，也就是非博世(Non-Bosch process)深娃刻蝕。圖2是現(xiàn)有技術(shù)的非博世深娃刻蝕通孔/溝槽的形貌示意圖。非博世深硅刻蝕是同時(shí)通入反應(yīng)氣體和側(cè)壁保護(hù)氣體，從而同時(shí)進(jìn)行刻蝕和側(cè)壁保護(hù)步驟。由于同時(shí)進(jìn)行刻蝕和側(cè)壁保護(hù)步驟，非博世深硅刻蝕的刻蝕速度很快，而且不會出現(xiàn)博世制程的側(cè)壁呈現(xiàn)波浪狀的形貌。但是，非博世深硅刻蝕的缺點(diǎn)也十分明顯，如圖2所示，其以掩膜層202為掩膜對硅基底204進(jìn)行刻蝕，最后制成的硅通孔或者硅溝槽200會呈現(xiàn)錐形，上部分的開口較大，隨著硅通孔或者硅溝槽的垂直延伸，開口越來越小。
[0030]現(xiàn)有技術(shù)的深硅刻蝕機(jī)制的另一種用得較多的是博世工藝，博世工藝(Boschprocess)可切換地單獨(dú)實(shí)施刻蝕步驟和側(cè)壁保護(hù)步驟，循環(huán)實(shí)施刻蝕步驟和側(cè)壁保護(hù)步驟以達(dá)到刻蝕深度。圖3是現(xiàn)有技術(shù)的博世深硅刻蝕通孔/溝槽的工藝步驟流程圖，如圖3a所示，首先執(zhí)行刻蝕步驟，以掩膜層302為掩膜，對硅襯底304進(jìn)行刻蝕，以得到開口 306。接下來執(zhí)行側(cè)壁保護(hù)步驟，如圖3b所示，在掩膜層302的上方以及刻蝕界面的側(cè)壁沉積側(cè)壁保護(hù)層308。然后繼續(xù)執(zhí)行刻蝕步驟，如圖3c所示形成深度更深的刻蝕界面，如圖3c所示，博世刻蝕方法會在刻蝕界面的側(cè)壁形成波浪狀的形貌，最后形成的深孔(硅通孔或者硅溝槽)也會是波浪狀的形貌，并且，其刻蝕效率也很低下。
[0031]為了解決上述問題，本發(fā)明提出了一種深硅刻蝕方法。圖4a?4d是根據(jù)本發(fā)明一個(gè)具體實(shí)施例的深硅刻蝕方法的工藝步驟流程圖。下面結(jié)合附圖4a?4d對本發(fā)明提供的深硅刻蝕方法進(jìn)行詳細(xì)介紹，其包括如下步驟。
[0032]如圖4a所示，首先執(zhí)行非等向性刻蝕步驟，提供第一反應(yīng)氣體在等離子體作