二溝槽214間的距離均為10埃至1000埃。
[0072]需要說明的是，在其他實(shí)施例中，第一溝槽和第三溝槽的寬度大于、或等于第二溝槽的寬度也是可行的。
[0073]本實(shí)施例中，第一溝槽213、第二溝槽214和第三溝槽215為在同一道工藝步驟中形成的；在其他實(shí)施例中，也可以依次形成第一溝槽、第二溝槽和第三溝槽。
[0074]請(qǐng)參考圖6，形成填充滿第一溝槽213和第三溝槽215的阻擋層216。
[0075]所述阻擋層216的材料為氧化硅、氮化硅或氮氧化硅，采用化學(xué)氣相沉積、物理氣相沉積或原子層沉積工藝形成所述阻擋層216。
[0076]作為一個(gè)實(shí)施例，阻擋層216的材料為氮化硅，化學(xué)氣相沉積工藝的工藝參數(shù)為:反應(yīng)氣體包括硅源氣體和氧源氣體，其中，硅源氣體為TEOS (C8H2tlO4Si)或SiH4，氧源氣體為O2或O3,娃源氣體流量為1sccm至lOOsccm,氧源氣體流量為50sccm至lOOsccm,射頻功率為2000瓦至4000瓦，偏置功率為1000瓦至2500瓦。
[0077]所述阻擋層216的作用為:后續(xù)在經(jīng)歷熱退火處理工藝時(shí)，第二溝槽214內(nèi)的導(dǎo)電層內(nèi)的摻雜離子會(huì)發(fā)生擴(kuò)散，而位于導(dǎo)電層兩側(cè)的阻擋層216起到阻擋導(dǎo)電層摻雜離子擴(kuò)散至不期望區(qū)域的作用，特別的，第一溝槽213和第三溝槽215內(nèi)的阻擋層216起到阻擋第二溝槽215底部的導(dǎo)電層的摻雜離子擴(kuò)散，提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性。
[0078]本實(shí)施例中，在形成填充滿第一溝槽213和第三溝槽215的阻擋層216的同時(shí)，在第二溝槽214底部和側(cè)壁形成隔離層219 ;位于第二溝槽214側(cè)壁的隔離層219起到阻擋第二溝槽214側(cè)壁區(qū)域的導(dǎo)電層摻雜離子擴(kuò)散的作用。
[0079]并且，由于第一溝槽213和第三溝槽215的寬度小于第二溝槽214的寬度，保證在填充滿第一溝槽213和第三溝槽215后，第二溝槽214未被填充滿，第二溝槽214僅有底部和側(cè)壁形成了隔離層219，所述隔離層219的材料與阻擋層216材料相同，以利于后續(xù)在第二溝槽214內(nèi)形成與埋層區(qū)201相連接的導(dǎo)電層，使得在第一溝槽213和第三溝槽215內(nèi)填充阻擋層216的同時(shí)，在第二溝槽215底部和側(cè)壁形成隔離層219的工藝簡(jiǎn)單可行。
[0080]本實(shí)施例中，在第一溝槽213和第三溝槽215內(nèi)形成阻擋層216、第二溝槽214內(nèi)形成隔離層219的同時(shí)，襯底200表面也形成了阻擋層216。
[0081]在其他實(shí)施例中，第一溝槽和第三溝槽的寬度大于或等于第二溝槽的寬度時(shí)，形成填充滿第一溝槽和第三溝槽的阻擋層的工藝步驟包括:形成填充滿第一溝槽和第三溝槽的阻擋層的同時(shí)，所述阻擋層也填充滿第二溝槽；在所述阻擋層形成之后，形成位于襯底以及阻擋層表面的圖形化的光刻膠層，所述圖形化的光刻膠層暴露出第二溝槽內(nèi)的阻擋層表面；以所述圖形化的光刻膠層為掩膜，刻蝕去除第二溝槽內(nèi)的阻擋層，直至暴露出第二溝槽的底部。需要說明的是，可保留第二溝槽側(cè)壁的阻擋層，使第二溝槽側(cè)壁具有阻擋導(dǎo)電層離子擴(kuò)散的能力。
[0082]請(qǐng)參考圖7，去除位于第二溝槽214底部的隔離層219，暴露出第二溝槽214底部的埋層區(qū)201。
[0083]本實(shí)施例中，采用干法刻蝕工藝去除位于第二溝槽214底部的隔離層219。
[0084]由于干法刻蝕工藝具有較強(qiáng)的方向性，使得第二溝槽214底部的隔離層219被刻蝕去除的同時(shí)，位于襯底200表面的阻擋層216也被刻蝕去除，而第二溝槽214側(cè)壁的隔離層219仍然保留。
[0085]并且，本實(shí)施例中，在刻蝕去除第二溝槽214底部的隔離層219的工藝過程中，第一溝槽213和第三溝槽215內(nèi)的阻擋層216表面也會(huì)受到一定程度的刻蝕，損失的阻擋層216對(duì)半導(dǎo)體結(jié)構(gòu)的性能影響較小；并且，后續(xù)在形成隔離結(jié)構(gòu)或柵極結(jié)構(gòu)的工藝過程中，損失的阻擋層216可以得到補(bǔ)償。
[0086]請(qǐng)參考圖8，形成填充滿第二溝槽214 (請(qǐng)參考圖7)的導(dǎo)電層217。
[0087]所述導(dǎo)電層217的作用為:在半導(dǎo)體結(jié)構(gòu)處于工作狀態(tài)時(shí)，通過向?qū)щ妼?17施加電壓來向埋層區(qū)201施加電壓，提高半導(dǎo)體結(jié)構(gòu)的抗噪聲能力；向?qū)щ妼?17施加電壓時(shí)，導(dǎo)電層217所包圍的范圍內(nèi)的載流子對(duì)襯底200的勢(shì)壘得到增加，從而提高半導(dǎo)體結(jié)構(gòu)的側(cè)向隔絕噪聲的能力。
[0088]所述導(dǎo)電層217的材料為摻雜的多晶硅。并且，為了減小形成的半導(dǎo)體結(jié)構(gòu)的電阻，導(dǎo)電層217的電阻需要做的較小，因此，導(dǎo)電層217的摻雜離子含量較高。
[0089]導(dǎo)電層217的形成步驟包括:形成填充滿第二溝槽214、且位于襯底200表面的導(dǎo)電膜；采用化學(xué)機(jī)械拋光工藝去除高于襯底200表面的導(dǎo)電膜，形成填充滿第二溝槽214的導(dǎo)電層217。
[0090]導(dǎo)電層217的摻雜類型與埋層區(qū)201的摻雜類型相同，并且與后續(xù)形成摻雜阱的摻雜類型相反。作為一個(gè)實(shí)施例，后續(xù)形成的摻雜阱的摻雜類型為P型，導(dǎo)電層217的摻雜類型為N型，摻雜離子為N型離子，例如，P、As或Sb ;作為另一實(shí)施例，后續(xù)形成的摻雜阱的摻雜類型為N型，導(dǎo)電層217的摻雜類型為P型，摻雜類型為P型離子，例如，B、Ga或In。
[0091]形成所述導(dǎo)電層217的工藝包括原位摻雜。
[0092]請(qǐng)參考圖9，在所述導(dǎo)電層217和埋層區(qū)201包圍的襯底200內(nèi)形成摻雜阱218。
[0093]作為一個(gè)實(shí)施例，所述摻雜阱218的摻雜類型與埋層區(qū)201的摻雜類型相同，作為其他實(shí)施例，所述摻雜阱218與埋層區(qū)201的摻雜類型也可以相反。本實(shí)施例以摻雜阱218的摻雜類型與埋層區(qū)201的摻雜類型相反做示范性說明。
[0094]形成所述摻雜阱218的工藝為離子注入。作為一個(gè)實(shí)施例，埋層區(qū)201的摻雜類型為N型摻雜，離子注入的注入離子為P型離子；作為另一實(shí)施例，埋層區(qū)201的摻雜類型為P型摻雜，離子注入的注入離子為N型離子。
[0095]當(dāng)半導(dǎo)體結(jié)構(gòu)處于工作狀態(tài)時(shí)通過向埋層區(qū)201施加電壓，增加埋層區(qū)201所包圍的范圍內(nèi)載流子對(duì)襯底200的勢(shì)壘，從而使襯底200內(nèi)的噪聲耦合難以通過所述勢(shì)壘擴(kuò)散至慘雜講218內(nèi)，從而提聞在慘雜講218基礎(chǔ)上形成的半導(dǎo)體結(jié)構(gòu)的抗噪聲能力，提聞半導(dǎo)體結(jié)構(gòu)的可靠性。
[0096]請(qǐng)參考圖10，后續(xù)的工藝步驟包括:在形成摻雜阱218之后，對(duì)所述襯底200進(jìn)行第一退火處理；在所述摻雜阱218表面形成柵極結(jié)構(gòu)220 ;在所述柵極結(jié)構(gòu)兩側(cè)的摻雜阱218內(nèi)形成摻雜區(qū)230，對(duì)所述襯底200進(jìn)行第二退火處理。
[0097]在第一退火處理和第二退火處理的作用下，導(dǎo)電層217內(nèi)的摻雜離子發(fā)生擴(kuò)散，隔離層219阻擋導(dǎo)電層217內(nèi)的摻雜離子向?qū)щ妼?17的側(cè)壁擴(kuò)散，使得導(dǎo)電層217內(nèi)的摻雜離子向?qū)щ妼?17底部擴(kuò)散，形成以導(dǎo)電層217底部為圓心的擴(kuò)散區(qū)域；然而，由于遠(yuǎn)離導(dǎo)電層217兩側(cè)的阻擋層216的阻擋作用，使得在靠近摻雜阱218區(qū)域內(nèi)導(dǎo)電層217內(nèi)的摻雜離子僅能達(dá)到阻擋層216的側(cè)壁，將以導(dǎo)電層217底部為圓心的擴(kuò)散區(qū)域束縛在很小的范圍內(nèi)，防止摻雜離子過于靠近摻雜阱218，從而避免了埋層區(qū)201和摻雜阱218之間發(fā)生擊穿或穿通，提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性。并且，由于遠(yuǎn)離導(dǎo)電層217的阻擋層216的阻擋作用，防止導(dǎo)電層217內(nèi)的摻雜離子和其他摻雜離子之間形成PN結(jié)，避免不必要的PN結(jié)的形成，從而進(jìn)一步提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能。
[0098]而現(xiàn)有技術(shù)中，在熱退火處理的作用下，導(dǎo)電層217或埋層區(qū)201內(nèi)的摻雜離子發(fā)生擴(kuò)散形成擴(kuò)散區(qū)域，當(dāng)熱退火時(shí)間較長(zhǎng)或溫度較高時(shí)，所述擴(kuò)散區(qū)域與摻雜阱的距離變得很近；若此時(shí)埋層區(qū)與摻雜阱的摻雜類型相反，且向埋層區(qū)和摻雜阱施加的電壓相反時(shí)，所述反向電壓會(huì)使得埋層區(qū)和摻雜阱之間發(fā)生擊穿。
[0099]并且，通過設(shè)置第一溝槽213、第二溝槽214和第三溝槽215的位置和寬度大小，可以使阻擋層216和導(dǎo)電層217在半導(dǎo)體結(jié)構(gòu)內(nèi)所占的面積盡可能的小，從而在提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性的同時(shí)，滿足半導(dǎo)體小型化微型化的發(fā)展趨勢(shì)。
[0100]綜上，本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)形成方法的技術(shù)方案具有以下優(yōu)點(diǎn):
[0101]首先，在襯底內(nèi)形成埋層區(qū)之后，刻蝕去除部分厚度的襯底，在襯底內(nèi)形成第一溝槽、第二溝槽和第三溝槽，第一溝槽和第三溝槽分別位于第二溝槽的兩側(cè)，第二溝槽底部至少暴露出埋層區(qū)頂部；在第二溝槽內(nèi)形成導(dǎo)電層與埋層區(qū)相連接；并且，形成填充滿第一溝槽和第三溝槽的阻擋層，所述阻擋層阻擋導(dǎo)電層底部的摻雜離子向摻雜阱擴(kuò)散，防止導(dǎo)電層內(nèi)的摻雜離子過于靠近摻雜阱，從而防止發(fā)生擊穿或穿通問題，提高半導(dǎo)體結(jié)構(gòu)的可靠性。
[0102]其次，第二溝槽的寬度大于第一溝槽和第三溝槽的寬度，使得形成填充滿第一溝槽和第三溝槽的阻擋層的同時(shí)，在第二溝槽的側(cè)壁和底部形成阻擋層，第二溝槽側(cè)壁處的阻擋層可以起到阻擋導(dǎo)電層側(cè)壁處摻雜離子的擴(kuò)散，從而進(jìn)一步防止導(dǎo)電層內(nèi)的摻雜離子擴(kuò)散至不期望區(qū)域。
[0103]再次，第一溝槽和第三溝槽的寬度小于第二溝槽的寬度，使阻擋層占芯片面積較小，滿足半導(dǎo)體小型化和微型化的發(fā)展趨勢(shì)。
[0104]相應(yīng)的，本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，請(qǐng)參考圖9，包括:
[0105]襯底2OO;
[0106]位于襯底200內(nèi)的埋層區(qū)201，所述埋層區(qū)201具有導(dǎo)電性能，且所述埋層區(qū)201內(nèi)具有慘雜尚子；
[0107]位于襯底200內(nèi)的環(huán)形的第一溝槽、第二溝槽和第三溝槽，且所述第一溝槽和第三溝槽分別位于第二溝槽兩側(cè)，第二溝槽底部為至少暴露出埋層區(qū)201頂部；
[0108]填充滿所述第一溝槽和第三溝槽的阻擋層216 ；
[0109]填充滿所述第二溝槽的導(dǎo)電層217，所述導(dǎo)電層217與埋層區(qū)201相連接，且所述導(dǎo)電層217的摻雜類型與埋層區(qū)201的摻雜類型相同；