納米尺度模板結(jié)構(gòu)上的ⅲ族-n晶體管的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例總體上涉及微電子器件和制造，并且更具體地涉及III族-N晶體管架構(gòu)。
【背景技術(shù)】
[0002]移動(dòng)計(jì)算(例如，智能電話和平板電腦)市場(chǎng)受益于較小的部件形狀因子和較低的功耗。因?yàn)橛糜谥悄茈娫捄推桨咫娔X的當(dāng)前平臺(tái)解決方案依賴于安裝到電路板上的多個(gè)封裝集成電路(IC)，因此限制了進(jìn)一步縮放到更小且功率效率更高的形狀因子。例如，除了單獨(dú)的邏輯處理器IC之外，智能電話將包括單獨(dú)的功率管理IC(PMIC)、射頻IC(RFIC)和WiFi/藍(lán)牙/GPS 1C。片上系統(tǒng)(SoC)架構(gòu)提供縮放的優(yōu)點(diǎn)，這是板級(jí)部件集成無法比擬的。盡管邏輯處理器IC可能自身被視為集成有存儲(chǔ)器和邏輯功能的片上系統(tǒng)(SoC)，但是用于移動(dòng)計(jì)算平臺(tái)的更廣泛的SoC解決方案仍然讓人難以理解，因?yàn)镻MIC和RFIC在高電壓、高功率和高頻率中的兩個(gè)或更多下進(jìn)行操作。
[0003]這樣一來，常規(guī)移動(dòng)計(jì)算平臺(tái)通常利用不兼容的晶體管技術(shù)，這是針對(duì)由PMIC和RFIC執(zhí)行的不同功能而定制的。例如，PMIC中通常采用橫向擴(kuò)散硅MOS (LDMOS)技術(shù)來管理電壓轉(zhuǎn)換和功率分配(包括升壓和/或降壓轉(zhuǎn)換的電池電壓調(diào)節(jié)等)。RFIC中通常利用諸如GaAs異質(zhì)結(jié)雙極晶體管(HBT)的II1- V族化合物半導(dǎo)體來在GHz載波頻率下產(chǎn)生足夠的功率放大。實(shí)施CMOS技術(shù)的常規(guī)硅場(chǎng)效應(yīng)晶體管則需要用于移動(dòng)計(jì)算平臺(tái)內(nèi)的邏輯和控制功能的第三種晶體管技術(shù)。除了在移動(dòng)計(jì)算平臺(tái)中的各種IC之間不兼容的基礎(chǔ)半導(dǎo)體材料之外，用于PMIC中的DC到DC轉(zhuǎn)換開關(guān)的晶體管設(shè)計(jì)通常與用于RFIC中的高頻功率放大器的晶體管設(shè)計(jì)不兼容。例如，硅的相對(duì)低的擊穿電壓要求DC到DC轉(zhuǎn)換器開關(guān)中的源極到漏極的分開比功率放大器晶體管可允許的大得多，功率放大器晶體管根據(jù)載波頻率而需要超過20GHz、最高可達(dá)500GHz的Ft (例如，WPAN為60GHz并且因此晶體管需要比60GHz大很多倍的Ft)。這種不同晶體管級(jí)設(shè)計(jì)要求使得各種晶體管設(shè)計(jì)的制造工藝各不相同并且難以集成到單一工藝中。
[0004]因此，盡管用于集成PMIC和RFIC功能的移動(dòng)計(jì)算空間的SoC解決方案對(duì)于改善可縮放性、降低成本和提高平臺(tái)功率效率具有吸引力，但SoC解決方案的一個(gè)障礙是缺乏具有足夠的速度(即，足夠高的增益截止頻率Ft)和足夠高的擊穿電壓(BV)的可縮放晶體管技術(shù)。
[0005]III族-氮化物(II1-N)器件為PMIC和RFIC功能與CMOS的集成提供了有希望的途徑，因?yàn)榭梢垣@得高BV和Ft。然而，至少出于可能導(dǎo)致器件層中的高缺陷密度和較差器件性能的顯著的晶格失配和熱膨脹失配的原因，硅襯底上的異質(zhì)外延II1-N材料堆疊體提出了技術(shù)挑戰(zhàn)。因此能夠提供器件層中的減小的缺陷密度的技術(shù)和外延半導(dǎo)體堆疊體架構(gòu)是有利的。
【附圖說明】
[0006]通過說明而非限制的方式示出了本發(fā)明的實(shí)施例，并且在結(jié)合附圖參考以下【具體實(shí)施方式】時(shí)，可以更充分地理解本發(fā)明的實(shí)施例，在附圖中:
[0007]圖1是根據(jù)本發(fā)明的實(shí)施例的示出制造II1-N場(chǎng)效應(yīng)晶體管(FET)的方法的流程圖；
[0008]圖2A、2B和2C示出了根據(jù)實(shí)施例的在襯底上執(zhí)行圖1中的方法的操作時(shí)的等距視圖；
[0009]圖3A、3B和3C示出了根據(jù)實(shí)施例的在執(zhí)行圖1中的方法的特定操作之后的穿過圖2C中所示的平面的截面圖；
[0010]圖4A、4B和4C示出了根據(jù)實(shí)施例的穿過II1-N FET的溝道區(qū)的截面；
[0011]圖5是根據(jù)本發(fā)明的實(shí)施例的移動(dòng)計(jì)算設(shè)備的III族-N SoC實(shí)施方式的功能框圖；以及
[0012]圖6示出了根據(jù)本發(fā)明的一種實(shí)施方式的計(jì)算設(shè)備的功能框圖。
【具體實(shí)施方式】
[0013]在以下描述中，闡述了許多細(xì)節(jié)，然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，在沒有這些具體細(xì)節(jié)的情況下也可以實(shí)踐本發(fā)明。在一些實(shí)例中，公知的方法和設(shè)備以框圖的形式而不是以細(xì)節(jié)的形式示出，以避免使本發(fā)明難以理解。在整個(gè)說明書中，對(duì)“實(shí)施例”的引用表示結(jié)合實(shí)施例所描述的特定特征、結(jié)構(gòu)、功能或特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。因此，在整個(gè)說明書中的各處出現(xiàn)的短語“在實(shí)施例中”不一定指代本發(fā)明的同一個(gè)實(shí)施例。此外，特定特征、結(jié)構(gòu)、功能或特性可以采用任何適合的方式組合在一個(gè)或多個(gè)實(shí)施例中。例如，第一實(shí)施例可以與第二實(shí)施例組合，只要這兩個(gè)實(shí)施例彼此不互斥。
[0014]術(shù)語“耦合”和“連接”及其衍生詞在本文中可以用于描述部件之間的結(jié)構(gòu)關(guān)系。應(yīng)該理解，這些術(shù)語并不是要作為彼此的同義詞。相反，在特定實(shí)施例中，“連接”可以用于指示兩個(gè)或更多元件彼此直接物理接觸或電接觸。“耦合”可以用于指示兩個(gè)或更多元件彼此直接或間接地(其間具有其它中間元件)物理接觸或電接觸，和/或指示兩個(gè)或更多元件彼此配合或相互作用(例如，如在因果關(guān)系中)。
[0015]本文中使用的術(shù)語“在…之上”、“在…之下”、“在….之間”和“在…上”指代一個(gè)材料層相對(duì)于其它層的相對(duì)位置。像這樣，例如，設(shè)置在一個(gè)層之上或之下的另一個(gè)層可以與該層直接接觸，或可以具有一個(gè)或多個(gè)中間層。此外，設(shè)置在兩個(gè)層之間的一個(gè)層可以與這兩個(gè)層直接接觸，或可以具有一個(gè)或多個(gè)中間層。相比之下，第二層“上”的第一層與該第二層直接接觸。
[0016]本文中描述的是形成在諸如硅鰭狀物側(cè)壁之類的模板錨上的II1-NM0SFET的實(shí)施例，以實(shí)現(xiàn)II1-N器件層中的減小的缺陷密度。在實(shí)施例中，II1-N過渡層形成在兼容晶體硅鰭狀物的側(cè)壁的(111)或(110)表面上。II1-N半導(dǎo)體溝道還形成在過渡層上。在某些實(shí)施例中，半導(dǎo)體溝道包括銦(In)，以增大半導(dǎo)體溝道的導(dǎo)帶與模板錨材料的導(dǎo)帶的偏離。在其它實(shí)施例中，兼容晶體硅鰭狀物是犧牲性的并且在II1-N外延之后的晶體管制造期間被移除或氧化，或者以其它方式轉(zhuǎn)換成電介質(zhì)錨。在采用犧牲性的兼容外延模板或心軸的特定實(shí)施例中，III _N半導(dǎo)體溝道大體上是純GaN。在去除晶體娃外延心軸時(shí)，可以由II1-N晶體管來維持較高擊穿電壓。
[0017]在實(shí)施例中，本文中描述的高電子迀移率FET用于將RFIC與PMIC集成以實(shí)現(xiàn)高電壓和/或高功率電路的SoC解決方案中。利用本文中描述的晶體管結(jié)構(gòu)，SoC解決方案可以為產(chǎn)品提供移動(dòng)計(jì)算平臺(tái)所需的特定電流和功率要求?？焖匍_關(guān)高電壓晶體管能夠應(yīng)對(duì)高輸入電壓擺動(dòng)并且在RF頻率下提供高功率附加效率。在實(shí)施例中，本文中描述的II1-N晶體管架構(gòu)與諸如平面和非平面硅CMOS晶體管技術(shù)之類的IV族晶體管架構(gòu)單片集成。在特定實(shí)施例中，本文中描述的II1-N晶體管用于將高功率無線數(shù)據(jù)傳輸和/或高電壓功率管理功能與低功率COMS邏輯數(shù)據(jù)處理集成的SoC架構(gòu)中。適合于寬帶無線數(shù)據(jù)傳輸應(yīng)用的高頻率操作是可能的，而使用大帶隙II1-N材料還提供了高BV，從而能夠?yàn)闊o線數(shù)據(jù)傳輸應(yīng)用產(chǎn)生足夠的RF輸出功率。高Ft/Fmax和高電壓能力的這種組合還使本文中描述的II1-N FET架構(gòu)能夠用于利用減小尺寸的電感元件的DC到DC轉(zhuǎn)換器中的高速開關(guān)應(yīng)用。由于功率放大和DC到DC開關(guān)應(yīng)用都是智能電話、平板電腦和其它移動(dòng)平臺(tái)中的關(guān)鍵功能塊，所以本文中描述的結(jié)構(gòu)可以用在用于這種設(shè)備的SoC解決方案中。
[0018]圖1是根據(jù)本發(fā)明的實(shí)施例的示出制造II1-N場(chǎng)效應(yīng)晶體管(FET)的方法101的流程圖。圖2A、2B和2C示出了根據(jù)實(shí)施例的在襯底上執(zhí)行圖1中的方法的操作時(shí)的等距視圖。通常，方法101需要在結(jié)構(gòu)化的納米尺度模板錨上外延生長II1-N半導(dǎo)體晶體，然后在器件制造期間對(duì)模板錨進(jìn)行處理以提供具有適當(dāng)性能并且可以與CMOS制造集成的II1-NFET器件。在尺度足夠小時(shí)，結(jié)構(gòu)化外延生長可以將II1-N器件層中的缺陷從硅上II1-N均厚生長的典型的?IeVcm2減小。利用在模板錨的納米尺度表面上進(jìn)行的生長，可以操控缺陷以便將其傳播到錨結(jié)構(gòu)中，由此減小本來會(huì)傳播到II1-N器件膜中的缺陷數(shù)量。納米尺度結(jié)構(gòu)的一個(gè)優(yōu)點(diǎn)是它們具有大的表面體積比，其提供了大的自由表面面積，用于釋放由于熱膨脹系數(shù)和高生長溫度的失配而形成的應(yīng)力。
[0019]參考圖1，方法101開始于操作110，在襯底上形成模板結(jié)構(gòu)，其能夠引晶(seed)并錨定II1-N外延膜，例如以鰭狀物的形狀。在示例性實(shí)施例中，模板錨結(jié)構(gòu)是單晶硅，并且如圖2A中進(jìn)一步所示，在襯底203中形成具有第一和第二相對(duì)側(cè)壁210A、2